X509数字证书编解码
2023-03-26 22:06:55 15KB X509
1
PBKiller2.5.18(历史上的PB反编器,我的收藏) 我的收藏品
2023-03-26 13:12:34 1.99MB pb反编译器 PB还原器 PowerBuilder反编译
1
Visual+C++音视频编解码技术及实践
2023-03-24 18:23:41 13.26MB 音频 视频 编解码
1
初学opengl 可以下来看看,内含全部代码哈
2023-03-23 17:49:17 7.97MB opengl 游戏
1
文中针对Tetra 通信系统中采用的ACELP 算法, 分析了该算法的基本原理, 介绍了其算法基于
VC++6.0 的软件实现过程,重点阐述了ACELP 在网络通信中的实现及应用情况。
2023-03-20 19:50:22 1.32MB  ACELP;编译码;算法;网络通信
1
ITU-G.721编解码实现 快捷,实用 1. * This source code is a product of Sun Microsystems, Inc. and is provided 2. * for unrestricted use. Users may copy or modify this source code without 3. * charge.
2023-03-20 18:46:07 43KB ITU-G.721
1
国外流行的字符转换工具,二进制、十六进制、十进制、ASC、字符串之间自由转换。
2023-03-18 22:00:04 151KB JPK 编解码
1
上手 MATLAB 的最快方法 几百个带有解答过程的工作实例 覆盖了 MATLAB7 每章章末配有习题,提高学习质量,查漏补缺。书末附有最终测试题 为学习和工作节省时间提高效率
2023-03-16 21:23:54 7.17MB 制图;代码编
1
FPGA设计曼彻斯特编解码Verilog源代码 module md (rst,clk16x,mdi,rdn,dout,data_ready) ; input rst ; input clk16x ; input mdi ; input rdn ; output [7:0] dout ; output data_ready ; reg clk1x_enable ; reg mdi1 ; reg mdi2 ; reg [7:0] dout ; reg [3:0] no_bits_rcvd ; reg [3:0] clkdiv ; reg data_ready ; wire clk1x ; reg nrz ; wire sample ; reg [7:0] rsr ; // Generate 2 FF register to accept serial Manchester data in always @(posedge clk16x or posedge rst) begin if (rst) begin mdi1 <= 1'b0 ; mdi2 <= 1'b0 ; end el
libber是用于C / C ++语言的基本编码规则(BER)编解码器库。
2023-03-15 14:41:13 149KB 开源软件
1