Verilog数字系统设计教程erilog数字系统设计教程下载 书籍大小:123MB书籍语言:简体中文 书籍类型:国产软件书籍授权:免费软件更新时间:2019-07-24 17:08:33书籍类别:编程其它.
2022-05-07 23:28:50 22.02MB verilog 数字系统设计 教程
1
MIT经典教材,作者:William J.Dally , John W. Poulton .本书从工程实现的角度分析了高速电路系统原理。对于硬件工程师了解IC、PCB高速等效电路有极大的帮助。 在高速电路中,导线被等效成电阻、电感、电容模型,在不同的应用中做了相应的简化。从中不但可以获得阻抗匹配,线宽、线距,走线拓扑的理论依据, 还可以明白高速情况下,电路失效应该如何分析以及如何去避免,增强芯片设计、PCB设计的稳健性。
2022-05-05 14:09:36 55.89MB MIT 电路
1
1、红、绿、黄发光二极管作信号灯,用传感器或逻辑开关作检测车辆是否到来的信号,实验电路用逻辑开关代替。 2、主干道处于常允许通行的状态,支干道有车来时才允许通行。主干道亮绿灯时,支干道亮红灯;支干道亮绿灯时,主干道亮红灯。 3、主、支干道均有车时,两者交替允许通行,主干道每次放行45秒,支干道每次放行25秒,设立45秒、25秒计时、显示电路,选择1Hz时钟脉冲作为系统时钟。 4、在每次由绿灯亮到红灯亮的转换过程中,要亮5秒黄灯作为过渡,使行驶中的车辆有时间停到禁行线外。 5. 设计计时显示电路。
1
1.数据采集系统设计。数据采集系统是数字存储示波器的核心部分,也是 它与模拟示波器的重要区别之所在,本文提出一种新型的智能仪器结构- DSP+FPGA结构。基于这种结构,采用实时和随机两种取样技术,实现5GSPS 最高等效采样率,100MHZ带宽的示波器。DSP+FPGA结构的最大特点是结构 灵活,有较强的通用性。 2.LCD显示控制电路实现。常用的LCD显示都采用一个专用显示控制芯 片,再由微处理器来控制显示。本文采用一种全新的显示控制方式,即直接用 FPGA产生LCD所需要的显示控制时序,控制数据的传输和显示。这样一方面避 免了再另加一个CPU和显示控制芯片,减少了成本,另一方面也简化了数据采集 系统结构。 3.波形显示软件设计。介绍采集到的数据在LCD上的多种再现方式,包 括SCAN模式、STOP模式、实时和随机取样下波形再现等。
2022-04-28 14:02:29 2.29MB 数字存储示波器 数字系统设计
1
Verilog数字系统设计教程zhishijiangjie_2(夏宇闻)
2022-04-25 20:04:55 6.81MB 文档资料 fpga开发
Verilog语言 FPGA简介 Quartus II简介
2022-04-24 15:25:15 4.07MB Verilog 数字系统设计 课件 EDA
1
一、实验题目 水位控制器 二、功能要求 1、设计并制作一个水塔水位控制器,该控制器具有4个水位检测输入,由低到高水位检测点分别为H1,H2,H3,H4;控制器根据水位状态控制两个水泵的工作。 2、在各水位检测点,应能准确可靠的检测出水位状态,所设计的传感器能经受长期水泡的工作环境而不影响其性能。 3、两台水泵分别为M1,M2,当水位低于H1时,开水泵M1和M2,当水位高于H4时,关掉两台水泵。水位由H1上升至H3时,关掉水泵M1;水位由H4降至H2时,打开水泵M1。 4、备用泵的控制:当两台工作水泵任一台发生故障时,应能检测出故障,并使备用水泵投入工作而取代故障水泵。在备用水泵投入运行时,对故障水泵有相应的指示。 5、每台水泵的功率设为10KW。 原理叙述: 当输入H1、H2、H3和H4由0000→1111(即水位上涨时)及当输入H1、H2、H3和H4由1111→0000(即水位下降时),数码显示器数字显示由0→4及4→0,当水位低于H1时,开水泵M1和M2,当水位高于H4时,关掉两台水泵。水位由H1上升至H3时,关掉水泵M1;水位由H4降至H2时,打开水泵M1。当水泵发生故障时
2022-04-16 12:02:32 473KB 课程资源
1
这是一款答案,我觉得很有用。请大家下载吧!
2022-04-15 10:26:31 1.43MB 答案
1
数字系统测试和可测试性设计英文原版
2022-04-08 19:11:20 18.03MB DFT
1
资料中含有的是书籍《 verilog hdl数字系统设计及仿真》中的所有代码,方便学习者使用quartus II和modelsim联调进行功能和时序仿真。 其中不仅包括常见功能电路的HDL模型代码,如锁存器与触发器、编码器与译码器、寄存器、计数器、分频器、乘法器、存储单元。 同时还有完整设计实例的代码,如异步FIFO、三角函数计算器、简易cpu模型的全部verilog代码。
2022-04-08 10:25:58 3.19MB verilog
1