hdlcoder英文教程，可以直接在matlab里做算法，生成HDL语言，用于FPGA。功能很强大。

在vga显示器上显示彩条，verilog语言编写

M序列发生器FPGA开发实例 伪随机数发生器

verilog实现的FPGA控制，这只是其中的一部分，其余部分会继续上传！

刚玉自述文件 GitHub存储库： : Google网上论坛： ： 介绍 Corundum是一种基于FPGA的开源高性能NIC。 功能包括高性能数据路径，10G / 25G / 100G以太网，PCI Express Gen 3，自定义，高性能，紧密集成的PCIe DMA引擎，许多（1000+）发送，接收，完成和事件队列，分散/收集DMA，MSI中断，多个接口，每个接口多个端口，每个端口的传输调度，包括高精度TDMA，流哈希，RSS，校验和卸载以及本机IEEE 1588 PTP时间戳。 包含一个Linux驱动程序，该驱动程序与Linux网络堆栈集成在一起。 广泛的仿真框架可促进开发和调试，该框架涵盖整个系统，从一侧的驱动程序和PCI Express接口的仿真模型到另一侧的以太网接口。 刚玉具有几种独特的建筑特征。 首先，发送，接收，完成和事件队列状态被有效地存储在Block

Xilinx FPGA工程例子源码 VERILOG设计源码78个合集： 1024点FFT快速傅立叶变换.zip AD7266的Verilog驱动程序.zip BOOTLOADER (基于Platform Flash).rar ChipScope使用示例.zip DDR SDRAM控制器verilog代码.zip DDR SDRAM控制器参考设计VHDL.zip DDR2 Controller.zip EDK9.1嵌入式开发实验代码.zip EDK中PS2自定义IP.zip FFT变换的IP核的源代码.zip FM收音机的解码及控制器VHDL语言实现.zip FPGA实现CAN总线控制器源码.rar FPGA语音通信平台设计实例.zip IP camera的开源系统.zip LCD IP CORE.zip LCD12864 在Spartan-3E实现代码.zip PCI Express IP核应用参考设计.zip PCI Express标准概述.zip PCIE DMA例子.zip PCI总线IP核(华为的商用).zip PCI的核.zip PICOBLAZE控制LCD1602的源码.zip PS2键盘控制程序.zip Sparten3E的EDK实验.zip System Generator的设计实例.rar The SDRAM controller is designed for the Virtex V300bg432-6.zip ucos_ii 在microblaze平台上的移植.zip USB IP核.zip USB2.0 IP核源代码.zip USB大容量存储开发板CPLD代码.zip USB接口应用系统设计实例.zip USB接口控制器参考设计VHDL代码(Xilinx).zip USB通信全套资料.zip Verilog实现闰年的判断(ISE8.21中调试通过).zip Verilog编写的信道估计.zip Verilog编写的基于SPARTAN板的VGA接口显示程序.zip VGA显示IP核（包括驱动）.zip VHDL实现对图像的采集和压缩.zip VHDL编写的PCI代码(PCI2.2兼容).zip xilinx 3s400开发板厂家光盘源码(按键防抖动).zip Xilinx DDR2存储器接口调试代码.rar Xilinx DDR3最新VHDL代码(通过调试).rar Xilinx EDK工程一例MicroBlaze内置USB固件程序.rar Xilinx EDK设计试验.rar Xilinx ISE9.x FPGA_CPLD设计指南(原书光盘上的源码).zip Xilinx Sdram 参考设计：含Verilog和VHDL版本级详细说明文档.rar Xilinx SPARTAN-3E入门开发板实例.zip Xilinx sparten3E 键盘和开发板的通信和LCD的字符显示.zip Xilinx spratan3 xcs100E(VGA PS2).zip Xilinx TCP_IP协议实现.rar Xilinx 公司BASYs开发板自带的Demo程序.zip Xilinx 公司的加法器核.rar Xilinx 官方网站提供的一个利用DCT进行图像压缩的设计参考.rar Xilinx 提供的频率发生器的VHDL源码.zip Xilinx 提供的高速多状态编码8b_10b编码器.zip Xilinx 的Basys板VGA显示图片原码.zip Xilinx 的I2C工程.zip Xilinx 的IP：1024点FFT快速傅立叶变换.rar Xilinx 的用于设计SMBus控制器的源程序.zip Xilinx 高级试验的代码.rar Xilinx.CPLD源码参考设计.zip 兼容opencores.org的I2C slave的RTL代码.zip 在FPGACPLD中实现AD或DA的文章(英文Verilog).zip 在FPGA上实现CRC算法的程序.zip 基于FPGA_CPLD和USB技术的无损图像采集卡.zip 基于FPGA实时处理的双目测距系统.zip 基于Spartan3E的串口调试和检测程序.rar 基于Spartan3火龙刀系列FPGA开发板制作的VGA实验例程.rar 基于XILINX的SPARTAN板的VGA接口显示程序.rar 基于XILINX的XC3系列FPGA的VGA控制器的VHDL源程序.rar 实现在Sparton-3E板卡上的按键及开关的控制.zip 实现基于spartan3与CAN总线连接后的的汽车时速的模拟仿真.zip 扩频接收机设计实例.zip 摄像头的硬件函数(IP核).zip 用FPGA实现数字锁相环.zip 用FPGA模拟VGA时序,PS_2总线的键盘接口VHDL源

FPGA中减法补码运算流程详细介绍

使用Quartus II软件、DE2开发板完成DDS输出

针对核辐射能谱、正电子湮没符合多普勒展宽谱测量的需求，设计了一种基于FPGA的全数字双通道符合多普勒展宽系统。该系统以16 bit模数转换芯片AD9269-80为前端，将高纯锗探测器采集到的模拟信号转化为数字信号，该数字信号进入系统后端的FPGA芯片中进行数字处理。FPGA通过滑动平均窗口、乒乓操作、自定义IP核等实现对核脉冲信号的处理，包括波形降噪、梯形滤波、基线恢复、堆积识别、阈值判断、数据缓存等，从而得到核脉冲的幅度信息和时间信息。再由网口模块与上位机之间进行通信，采用UDP协议进行幅度、时间信息的传输，得到核信号的能谱。系统采用双通道对正电子符合多普勒展宽谱测量，得到二维符合图谱。

。。。