FPGA UART串口通信Verilog参考代码
2022-11-04 01:48:30 4KB fpga Verilog uart 串口通信
1
FPGA+毫米波雷达模块+摄像头+显示; 实现雷达测距、测速、摄像头实时采集周围环境信息,以及实时显示系统。
2022-11-03 22:27:27 17.98MB fpga开发 安全
基于Xilinx FPGA的OFDM通信系统基带设计
2022-11-03 16:34:28 4.4MB fpga开发
1
该设计严格按照现实中的交通灯设计,利用vhdl硬件描述语言实现,设计一个交通信号灯控制器,由一条主干道和一条支干道汇合成十字路口,在每个入口处设置红、绿、黄三色信号灯,红灯亮禁止通行,绿灯亮允许通行,黄灯亮则给行驶中的车辆有时间停在禁行线外。 2、 红、绿、黄发光二极管作信号灯,。 3、 主干道处于常允许通行的状态,支干道有车来时才允许通行。主干道亮绿灯时,支干道亮红灯;支干道亮绿灯时,主干道亮红灯。 4、 主、支干道均有车时,两者交替允许通行,主干道每次放行45秒,支干道每次放行25秒,设立45秒、25秒计时、显示电路。 5、 在每次由绿灯亮到红灯亮的转换过程中,要亮5秒黄灯作为过渡,使行驶中的车辆有时间停到禁行线外,设立5秒计时、显示电路。
2022-11-03 10:53:20 3.33MB vhdl交通灯 fpga
1
xilinx AXI桥IP核使用说明文档,介绍AXI 桥的使用方法
2022-11-02 23:51:37 1.44MB fpga pg059 axiinterconnect AXI
1
目录第二章 原理图绘制 2.1 系统结构和接口设计 2.1.1.系统结构本次课程设计是基于FPGA实现电子密码锁系统。根据给定的要求,确定板卡所需要的器件。设计
2022-11-02 23:49:33 4.79MB fpga开发 软件/插件 算法
1
hdlcoder英文教程,可以直接在matlab里做算法,生成HDL语言,用于FPGA。功能很强大。
2022-11-02 16:03:21 2.02MB hdlcoder FPGA verilog HDL
1
在vga显示器上显示彩条,verilog语言编写
2022-11-02 15:45:31 10.44MB 源码软件 fpga开发
1
M序列发生器FPGA开发实例 伪随机数发生器
2022-11-02 15:21:38 290KB M序列 伪随机数 FPGA VHDL
1
verilog实现的FPGA控制,这只是其中的一部分,其余部分会继续上传!
2022-11-01 23:39:36 1KB verilog FPGA
1