该FreeRTOS例程包含CAN通信、串口空闲中断接收、串口DMA收发、DMA采集ADC、上下沿均触发式外部中断及其状态判断、4通道PWM输出电机控制、队列传递结构体、FreeRTOS保证串口传输数据完整的任务及其优先级规划，项目来源说明：https://blog.csdn.net/weixin_44087298/article/details/120886279?spm=1001.2014.3001.5501
2021-10-28 19:03:46
8.8MB
Understanding Metastability in SAR ADCs Part II: Asynchronous
2021-10-28 18:01:19
3.14MB
1
Understanding Metastability in SAR ADCs Part I: Synchronous
2021-10-28 18:01:19
2.9MB
1
作为应用工程师，我们经常遇到各种有关差分输入型高速模数转换器(ADC)的驱动问题。事实上，选择正确的ADC驱动器 和配置极具挑战性。为了使鲁棒性ADC电路设计多少容易些，我们汇编了一套通用“路障”及解决方案。本文假设实际驱动ADC的电路——也被称为ADC驱动 器或差分放大器——能够处理高速信号。
2021-10-28 00:50:00
160KB
1
用Vivado IPI搭建的Zynq-7000 PS到PL通信过程，使用了AXI-ACP接口，利用AXI-DMA IP实现直接读写DDR的过程，软件可以配置传输尺寸，与AXI-HP不同的是，这个工程由硬件（PS的SCU单元）实现Cache一致性协议，因此软件方面得以简化。
2021-10-27 22:16:11
32.39MB
1
电子-ADC1通道采集内部温度DMA中断传输.rar,单片机/嵌入式STM32-F0/F1/F2
2021-10-27 22:07:07
850KB
1
这是我为了2009电子大赛收集的数据采集程序，非常多，大概有30到40个，现在电子设计大赛结束了，我传上来给大家，收集过程中很辛苦，所以设置的下载分数有点高，望网友们见谅！！！
2021-10-27 20:24:42
640KB
1
设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内。通过仿真优化,该采样保持电路可用于10位,100 MS/s的流水线ADC中。
2021-10-26 21:04:28
93KB
1