1、包含了ESP8266的设计原理图、PCB、BOM; 2、PCB可以下载后可以直接投板生产; 3、根据自己的实际情况可以自行调整接口安装形式; 4、文件包含了设计中的库文件,方便调整个别器件的封装样式; 5、如果采用ESP8285方案,则不安装FLASH即可;,多余的IO用户可以自行使用。 6、产品已经测试过,相对可靠稳定,目前的接口形式相对通用。
2024-05-04 18:58:45 1.62MB ESP8266
1
stm32f103c8t6最小系统原理图(亲测能用)嘉立创标准版打开
2024-05-03 16:33:46 103KB stm32
1
概述在进行FPGA硬件设计时,引脚分配是非常重要的一个环节,特别是在硬件电路上需要与其他芯片通行的引脚。Xilinx FPGA从上电之后到正常工作整个过程中各个阶段引脚的状态,会对硬件设计、引脚分配产生非常重要的影响。这篇专题就针对FPGA从上电开始 ,配置程序,到正常工作整个过程中所有IO的状态进行分析。从时间阶段可以分为两部分,阶段是从FPGA上电开始直到配置(Configuraon)完成之前。第二个阶段是配置完成之后,FPGA开始正常工作开始。从引脚类型上分,可以分为三大类:类是普通的IO,其中又分为程序设计中使用到的IO和程序设计中没有使用的IO(即在ucf或者XDC文件中没有进行约束
2024-05-03 11:04:50 157KB
1
fpga通过vivado实现加法器
2024-05-03 10:09:02 618KB fpga开发
1
HLW8110和HLW8112设计资料包括:原理图源文件、PCB源文件和驱动程序。 硬件设计文件和软件代码可编辑和二次开发。开发例程 包括SPI和串口通信,适合产品应用开的小伙伴,拿去可以直接用了 HLW8112 是一款高精度的电能计量 IC,它采用 CMOS 制造工艺,该器件内部 集成了三个∑-Δ型 ADC 和一个高精度的电能计量内核。 HLW8112 主要用于单相应用,也可以测量直流信号。 HLW8112 可以通过多种通讯接口访问片内寄存器,包括 SPI 和 UART。 HLW8112 电能计量 IC 采用 3.3V 或 5.0V 电源供电,内置振荡器,
2024-05-02 18:24:49 10.65MB HLW8110 HLW8112
1
基于FPGA点阵显示屏设计(软件)毕业论文.doc
2024-05-02 17:14:33 1.24MB
1
智能路灯控制系统主要由51单片机最小系统+1602显示模块+DS1302时钟模块+光强检测模块+按键输入模块+声光报警模块+LED照明模块+状态检测电路+人体车辆红外检测模块组成。能实现以下功能: 1.能够按键设定系统时间、工作时间、光照阈值(默认开始时间为16点,结束时间为5点) 2.工作时间内路灯点亮,凌晨12点后路灯关闭,有人或车通过是,路灯点亮10s 3.非工作时间光照强度低于阈值,路灯点亮 4.能够检测系统工作状态,路灯应亮未亮,声光报警(原理是通过检测LED串联电阻的电压值,当有电压值时,证明线路正常,无电压值时,线路故障) 5.具有手动控制模式,手动和自动模式可通过按键自己手动切换,手动模式下由开关控制路灯亮灭。(自动模式不再执行)
2024-05-02 14:23:13 273KB 51单片机 课程设计 智能路灯控制
1
本设计主要介绍AXILite的设计开发,通过一个主机Master读写控制两个从机Slaver(通过基地址进行寄存器地址偏移),从而实现外设寄存器的控制。包括:IP的生成、各通道的信号讲解,以及基地址的使用。 包括三种设计方案,一是基于XILINX的AXI Crossbar IP的工程;二是基于XILINX的AXI Interconnect互联的Block Desing的工程;三是基于开源代码AXI的工程。
2024-04-30 14:25:12 33.5MB fpga
1
基于ZYNQ新起点V1,摄像头采用OV5640,使用帧间差分法进行目标跟踪。视频输出采用VGA接口。
2024-04-30 14:09:09 14.28MB 目标跟踪 FPGA
1
基于verilog的SD-SDI 720*576i 数字视频流编码资料及例程序,后期目标验证平台ALTERA 5cefa5U19i7n+LMH0340。 适合做视频类板卡的道友们参考,适合课程设计作业选题及实现。 资料中涵盖了 576i 行数据格式介绍,各个字段的组成,帧格式介绍,消隐、显示的起止行数,场格式说明,奇偶场的行数范围。 对EAV SAV格式进行说明,F、V、H信号及P3、P2、P1、P0保护位的逻辑关系。 在上述参考资料的基础上,用Verilog硬件编程语言进行了设计实现,代码一并贴到文档里了,并在modelsim平台上进行了仿真验证,下一步计划在FPGA平台上进行功能验证。提前分享给大家!!
2024-04-30 11:58:33 1.12MB FPGA BT656 Verilog
1