Sorry, I do not understand Chinese! I'm a Third-World Student.
2021-06-08 09:29:25 238KB VHD Verilog Simulation Xilinx
1
xilinx源语大全,详细介绍xilinx源语
2021-06-06 23:03:39 7.13MB xilinx,源语
1
基于Xilinx FPGA的OFDM通信系统基带设计 光盘 代码
2021-06-06 22:38:46 12.27MB FPGA OFDM 光盘 iso
1
对于学习vivado软件的朋友们,非常有帮助,从接触到使用
2021-06-06 21:56:02 89.08MB Vivado
1
1.复习如何编写较复杂的测试文件,对所做的设计 进行完整的测试和验证。 2.掌握组织模块测试的常用方法;学会编写常用的 测试代码。
2021-06-06 19:28:18 317KB testbench 测试代码 VerilogHDL
1
Virtex-5_系列概述
2021-06-04 09:05:57 306KB FPGA XILINX Virtex
1
华为的FPGA设计高级技巧,主要是关于xilinx公司的FPGA芯片的应用。
2021-06-03 19:35:34 1.63MB FPGA,高级,Xilinx,华为
1
xfopencv用户指导手册 !
2021-06-03 16:52:07 2.01MB xfopen
1
第1节 Verilog HDL语言简介第1节 高速数据连接功能简介--FPGA开发实用教程第1节 可编程逻辑器件基础第1节 可配置嵌入式系统第1节 面向硬件电路的设计思维第1节 数字信号概述第2节 FPGA芯片结构第2节 HDL代码输入第2节 JTAG电路的原理与设计第2节 System Generator入门基础第2节 Verilog HDL基本程序结构第2节 Xilinx嵌入式开发系统组成介绍第2节 离散傅立叶变换基础第2节 实现吉比特高速串行I第2节 优秀的HDL代码风格第3节 EDK软件基本介绍第3节 FPGA的常用配置电路第3节 VerilogHDL语言的数据类型和运算符第3节 Verilog建模与调试技巧第3节 XtremeDSP模块功能介绍第3节 基于FPGA的开发流程第3节 基于ISE的开发流程第3节 基于Rocket IO第3节 基于System Generator的DSP系统设计第4节 IMPACT软件使用第4节 Verilog HDL语言的描述语句第4节 Xilinx公司器件简介第4节 Xilinx公司器件简介.doc第4节 Xilinx公司原语的使用方法1第4节 Xilinx公司原语的使用方法2第4节 XPS软件的基本操作第4节 乘累加结构的FIR滤波器第4节 基于System Generator的硬件协仿真第4节 基于Xilinx FPGA的千兆以太网控制器的开发第4节 约束文件的编写第5节 ISE与第三方软件第5节 Verilog代码书写规范第5节 XPS软件的高级操作第5节 XPS软件的高级操作2第5节 ystem Generator的高级应用第5节 半_并行FIR滤波器第5节 使用Xilinx PROM器件存储用户数据第6节 EDK开发实例第6节 Xilinx FPGA芯片底层单元的使用第6节 多通道FIR滤波器第6节 开发实例
2021-06-03 14:05:35 560KB FPGA xilinx
1