Virtex®-5设备是通过将特定于应用程序的配置数据(位流)加载到内部内存来配置的。由于Xilinx FPGA配置内存是易失性的,所以必须在每次充电时对其进行配置。位流通过特殊配置的引脚加载到设备中。这些配置插脚作为许多不同配置模式的接口:
2023-03-09 17:46:03 1.61MB virtex5 configure 指南
1
Virtex-5用户指南,用中文详细描述了Virtex-5器件内部模块资源,易于刚接触Xilinx器件的开发者阅读参考
2022-10-15 15:56:55 7.7MB Virtex-5 xilinx
1
每个 Virtex-5 器件有 32 条全局时钟线,它们可以对整个器件上的所有顺序资源 (CLB、 Block RAM、CMT 和 I/O)进行时钟控制,并且还可以驱动逻辑信号。可以将这 32 条全局 时钟线中的任何十条用于任意区域。全局时钟线仅由一个全局时钟缓冲器驱动,该全局时 钟缓冲器还可用作时钟使能电路或无毛刺信号的多路复用器。它可以在两个时钟源之间进 行选择,还可以切离其中一个失效的时钟源。
2022-07-31 21:15:11 7.67MB 赛灵斯 Virtex5 中文说明文档
1
 针对红外试试图像处理系统构建的FPGA+多DSP的硬件平台,利用FPGA进行调度和时序控制,有效的使3个处理器并行工作,大大提高了系统处理能力。研究并实现了从红外探测器数据采集到图像校正、图像处理,以及图像显示的整个流程。
2022-07-29 11:27:35 87KB FPGA DSP 图像处理 Virtex
1
vittex-6 开发 官网最新版 绝对权威
2022-05-09 22:43:47 10.96MB xilinx virtex-6
1
xilinx virtex5 的原理图 pdf格式!!
2022-03-25 17:47:19 1.5MB virtex5 virtex 原理图
1
用于ML605开发板的用户手册,方便更快的开发
2022-03-02 21:43:57 6.73MB Virtex-6
1
本文在提出图像采集单兀整体设计方案的基础上对所提出方案进行了软件 及硬件的详细设计。在硬件方面,本文设计了TCD 1209型线阵CCD的驱动电路 及Virtex-II Pro型FPGA嵌入式系统图像采集/处理电路,并设计了专用IP核利 用Virtex-II Pro内部的双端口B1ockRAM解决了CCD降}像数据实时采集和存储 的问题。在软件方面,本文为所设计的用户IP核编写了驱动程序并将嵌入式 TCP/IP协议栈一uIP移植到系统中实现了图像数据通过以太网的实时传输。
1
Xilinx Virtex-4 ML410开发板原理图(含DDR DDR2 SATA PCI PCI-Express Ethernet,共80多页,20层板)强烈推荐!
2021-11-24 01:57:19 1.5MB Xilinx  Virtex-4 ML410 开发板
1
此文档为官方Xilinx Virtex-7 VC707用户手册,内容较为详细,但是是英文版本。
2021-11-19 16:37:06 4.06MB Xilinx FPGA Virtex-7 VC707
1