双精度浮点运算广泛应用于数值计算和信号处理中，在 IEEE754 标准中实现两个双精度浮
点乘法需要一个 53 bit × 53 bit 的尾数乘法器，这样的一个乘法器若采用 FPGA 实现需要大量的硬件资源。将 Karatsuba 算法应用于浮点运算器中，采用 FPGA 实现了一个浮点乘法器，与传统方法相比该乘法器占用硬件资源较少。
2022-11-22 18:20:00
690KB
1
使用一个标志位进行APP1和APP2区域的切换。只讲基本过程，具体的串口升级协议没有添加，大家仅供参考。与传统双区升级不同的是不存在临时区，每一个区都是代码区域，通过标志位进行快速切换。
2022-11-19 16:49:29
15.48MB
1