可能感兴趣的项目设计: USB虚拟串口的资料汇总(包括USB虚拟串口例程) (分享)USB 虚拟串口程序+PC驱动,亲测可用 串口调试在项目中被使用越来越多,串口资源的紧缺也变的尤为突出。很多本本人群,更是深有体会,不准备一个USB转串口工具就没办法进行开发。本章节来简单概述STM32低端芯片上的USB虚拟串口的移植。在官方DEMO中已经提供了现成的程序,这里对修改方法做简单说明。 首先打开官方demo我们开始进行移植,第一步复制我们可用的文件,操作如下: Projects\Virtual_COM_Port文件夹下,复制红线部分 我为了方便演示统放在usb/src文件夹下: 现在复制USB的库文件,这些文件不需要我们修改: 上图中的文件统一放在usb/lib文件夹下: 好了现在所需要的文件我们以复制完了。这里先讲一下DEMO程序的主要工作流程: 由上图可知,PC通过虚拟串口发送数据到STM32 usb口,STM32再通过usart1发送数据到PC串口。我们做项目时,只用USB虚拟串口即可。所以我们现在需要把串口发送部分删除。把USB做为一个COM口来使用。我们要如何使用这个USB口呢?demo中是把USB发送数据做了一个缓存,先把要发送的数据存入缓存中,然后由USB自动发送出去。而接收部分是直接通过串口透传。我们在应用时就需要用到两个FIFO,1是发送,这个和demo方式是样;2是接收,接收也做一个缓存,我们通过查询来判断是否收到新数据。这下大家应该明白为什么使用两个FIFO了。 我这里有写好的FIFO库函数可直接使用Queue.c文件。 具体代码修改转至附件内容下载。 官方demo+驱动程序截图:
2025-09-09 21:25:28 7.34MB 串口调试 电路方案
1
KC705是一款由Xilinx公司推出的开发板,主要用于FPGA(Field-Programmable Gate Array)设计和验证。这款开发板集成了丰富的接口和功能,使得用户可以在硬件平台上实现复杂的数字系统设计。BIST(Built-In Self Test)是电子系统中一种常见的测试技术,它允许设备在制造或运行过程中自我检测,以确保硬件的正常运行。 在这个名为"kc705-bist-rdf0102-14.4.zip"的压缩包中,包含的是与KC705开发板相关的BIST设计示例资源。这些资源可能包括Verilog或VHDL代码、配置文件、测试平台、文档等,帮助用户理解和实现BIST功能在FPGA上的应用。 “kc705_bist”可能是压缩包中的主要目录,包含了与KC705开发板BIST相关的所有文件。这些文件可能包括: 1. **设计文件**:如`.v`或`.vhd`文件,这些是用硬件描述语言编写的BIST逻辑代码,实现了自动测试模式生成器和响应分析器,可以检测FPGA内部逻辑的正确性。 2. **约束文件**:`.xdc`文件用于指定设计的时序约束和其他硬件限制,确保设计能够在KC705开发板上正确配置和运行。 3. **仿真模型**:`.vlog`或`.v`文件可能包含仿真模型,用于在软件环境中验证BIST设计的功能和性能。 4. **配置文件**:`.bit`或`.jic`文件是FPGA的配置文件,包含了编译后的设计,可以加载到KC705的FPGA中,激活BIST功能。 5. **测试平台**:`.tcl`或`.do`脚本可能用于自动执行编译、仿真、配置和测试流程。 6. **文档**:“kc705-Example Designs.pdf”可能是详细的设计指南或用户手册,提供了如何使用这些资源的说明,包括BIST设计原理、配置步骤、测试方法以及如何解读测试结果等内容。 学习和使用这些资源,开发者能够了解如何在Xilinx的KC705开发板上集成和实现BIST功能,从而提升系统可靠性,降低测试成本,并且在系统设计初期就能发现潜在的问题。这对于FPGA开发者来说,是一个非常有价值的实践案例,有助于提升其在硬件测试领域的技能。
2025-09-09 21:18:53 35.35MB xilinx KC705
1
nginx-http-flv-模块 基于流媒体服务器。 。 如果您喜欢此模块,请捐赠。 非常感谢您! 欣赏 的创建者Igor Sysoev。 创建了Roman Arutyunyan。 贡献者,请参阅以获取详细信息。 特征 提供的所有功能。 nginx-http-flv-module和提供的其他功能: 特征 nginx-http-flv-模块 nginx-rtmp-模块 评论 HTTP-FLV(播放) √ X 支持HTTPS-FLV和分块响应 GOP快取 √ X 主机 √ X 忽略listen指令 √ 见备注 必须至少有一个listen指令 仅音频支持 √ 见备注 如果wait_video或wait_key将无法使用 reuseport支持 √ X 访问日志计时器 √ X JSON样式统计 √ X 录音统计 √ X 兼容性 版本应等于或大于1.2.
2025-09-09 21:11:32 2.89MB nginx h264 rtmp
1
virtio-win-0.1.262是一个特定版本的虚拟化驱动程序包,专门用于支持KVM(Kernel-based Virtual Machine)虚拟化技术。在虚拟化领域,KVM是一种广泛使用的开源虚拟化解决方案,它允许用户在Linux操作系统上运行虚拟机。与传统的虚拟化技术相比,KVM在性能、资源占用和功能上具有明显优势。 virtio是KVM环境中一种优化的虚拟I/O设备的标准。它为虚拟化环境中的I/O操作提供了一种高性能的前端驱动和后端驱动模型。在KVM虚拟机中,前端驱动运行在虚拟机内部,而后端驱动运行在宿主机上,二者通过virtio协议进行通信,从而实现了数据传输的高效性。 此次提到的virtio-win-0.1.262版本,是针对Windows操作系统设计的virtio驱动程序的集成包。这个集成包的作用是在Windows虚拟机中启用和优化virtio设备的支持,包括但不限于网络接口、块存储设备等。当Windows虚拟机安装了这个驱动程序包后,可以显著提高其网络和存储的性能,这在使用大量I/O操作的应用场景中尤为重要。 从文件名称virtio-win-0.1.262.iso中,我们可以得知这是一个ISO格式的文件。ISO文件是一种镜像文件,它可以完整地记录一个光盘的全部信息,包括文件系统、启动信息等。在虚拟化环境中,这种ISO文件常被用于虚拟机的虚拟光驱,从而允许虚拟机加载ISO文件中的内容,就像在实体机上使用光驱一样。 virtio-win-0.1.262.iso文件对于希望在KVM虚拟化平台上的Windows虚拟机中实现高性能网络和存储I/O操作的用户来说,是一个不可或缺的工具。它不仅简化了安装过程,还确保了虚拟化环境的稳定性和效率,对于需要高吞吐量和低延迟I/O操作的应用场景尤为重要。
2025-09-09 21:10:38 209.29MB virtio
1
### 通信光缆线路施工规范知识点解析 #### 一、电杆安装规范 **1. 选址要求** - **安全距离:**为了保障架空光缆线路的安全与稳定性,需确保杆路与不同类型的设施之间保持合理的距离。 - 距离水渠至少10米; - 距离县道、省道至少20米; - 距离国道、高速公路至少50米; - 平行于其他通信杆路时,保持至少10米的有效间距; - 与各类管线、直埋线路保持至少3米的距离。 - **特殊情况调整:**在特殊地段可以根据实际情况进行适当调整。 **2. 建筑物最小净距要求** | 序号 | 建筑物名称 | 最小水平净距 | 备注 | | --- | --- | --- | --- | | 1 | 铁路(距最近的钢轨) | 地面杆高的 4/3 | | | 2 | 公路(距公路路肩) | 地面杆高或满足公路部门的要求 | | | 3 | 人行道(距边石) | 0.5或根据城建部门批准位置 | | | 4 | 消火栓 | 1.0 | | | 5 | 通信杆、广播杆、低压电力杆 | 地面杆高的 4/3 | 电杆与电杆的距离 | | 6 | 地下管线(上下水管、煤气管等) | 1.0 | 电杆与地下管线平行的距离 | | 7 | 地下管线(电信管道、直埋电缆) | 0.75 | 电杆与它们平行时的距离 | | 8 | 房屋建筑(距建筑物边缘) | 2.0 | | | 9 | 市区树木 | 1.25 | | | 10 | 郊区、农村树木 | 2.0 | | **3. 杆高选择与要求** - **一般杆高:**通常选用7米高的电杆,梢径为130毫米。 - **特殊情况:** - 特殊地段或跨越障碍物时,根据实际地形选择合适的杆高。 - 必须符合架空光缆线路最低线条及跨越其他建筑物的最小垂直净距标准。 **4. 架空线路与其他电力交叉跨越平行时的间隔距离要求** | 序号 | 其他建筑物名称 | 最小垂直距离(m) | 备注 | | --- | --- | --- | --- | | 1 | 距铁路轨面 | 7.5 | 缆线最低点至轨面 | | 2 | 距公路、市区主要道路路面 | 6.0 | 公路转弯处应为倾斜的最高点 | | 3 | 距一般道路路面 | 6.0 | 包括农村机耕道、农用车道等 | | 4 | 距通航河流航帆顶点 | 1.0 | 在最高水位时 | | 5 | 距不通航河流顶点 | 2.0 | 在最高水位时及漂浮物上 | | 6 | 距房屋屋顶 | 2.0 | 跨越房顶 2.0m、跨越屋脊 0.6m | | 7 | 与其他通信线交越间距 | 0.6 | | | 8 | 距树枝顶 | 1.5 | | | 9 | 沿街坊小巷架设距地面 | 4.0 | 货车不能通行路段 | | 10 | 高农作物地段 | 3.5 | 最低缆线与农作物、农机的最高点间的净距,应不小于 0.6m | | 11 | 其他一般地型距地面 | 3.5 | 个别特殊山坡容许不小于 2.5m | **5. 杆距与长杆档设置** - **基准杆距:**一般为50米。 - **长杆档条件:** - 当线路路由受地形或其他障碍物影响导致杆档距离超过120米时,应视为长杆档,并安装辅助吊线。 - 使用9米以上的电杆。 - **短杆档条件:** - 当杆档距离小于120米时,选用8米以上的电杆。 **6. 角杆与终端杆的安装** - **角杆:** - 在线路转角点内移10-15厘米。 - 吊线收紧后,角杆应向拉线方向倾斜半个杆梢左右。 - **终端杆:** - 终端杆竖立后应向拉线侧倾斜10-20厘米。 **7. 直线杆路的电杆位置** - **位置要求:** - 电杆位置应在线路路由中心线上。 - 电杆中心线在路由中心线的左右偏差不超过5厘米。 - 电杆自身应上下垂直,不得出现弯曲现象。 **8. 电杆埋深要求** - **普通土:** - 6米杆:1.2米 - 7米杆:1.3米 - 8米杆:1.5米 - 9米杆:1.6米 - 10米杆:1.7米 - 12米杆:2.1米 - **硬土:** - 6米杆:1.0米 - 7米杆:1.2米 - 8米杆:1.4米 - 9米杆:1.5米 - 10米杆:1.6米 - 12米杆:2.0米 - **水田、湿地:** - 6米杆:1.3米 - 7米杆:1.4米 - 8米杆:1.6米 - 9米杆:1.7米 - 10米杆:1.8米 - 12米杆:2.2米 - **石质:** - 6米杆:0.8米 - 7米杆:1.0米 - 8米杆:1.2米 - 9米杆:1.4米 - 10米杆:1.6米 - 12米杆:2.0米 - **特殊要求:** - 石质电杆洞深偏差小于±3厘米。 - 其他土质电杆洞深偏差小于±5厘米。 - 杆洞回土要求分层夯实。 - 杆根培土一般应高于地面5-10厘米,在郊区应高于地面10-15厘米。 - 对于不足40厘米的浅表土石质地段,除去表土层后,电杆洞深按石质要求深度。 **9. 加固措施** - **石护墩:**安装在水洼地、鱼塘和水流易冲刷的低洼地段的电杆,应增设石护墩以加强稳固性。 **10. 杆号标示** - **标示要求:** - 杆号面向公路。 - 按照光缆线路A端到B端的方向递增编号。 - 字体为白底黑色宋体。 - 最下面字体距地面2.5米。 - **具体要求及模板:** - 示例:顺店5cm∣10cm花石95cm5cm 5cm20055cm 10cmO5cm 10cm五5cm 10cm八5cm 10cm九 #### 二、拉线安装规范 **1. 拉线位置与固定** - **角杆拉线:**抱箍应装在吊线上面间距为10厘米。 - **终端拉线:** - 与吊线共用一个抱箍。 - 距杆梢50厘米,特殊情况不小于25厘米。 - **双吊线情况:** - 终端杆两个拉线抱箍间距为40厘米。 - **双方拉线:**抱箍应装在吊线下方10厘米。 - **四方拉线:** - 顺拉抱箍应装在吊线下方10厘米。 - 侧拉线抱箍应装在四方拉顺拉线下面10厘米。 **2. 拉线上把安装** - **方法:**采用卡固法。 - **材料:**使用三个U形卡子(即钢丝扣),每个卡子间距100毫米,再隔150毫米使用3.0铁线另缠封尾5圈。 **3. 拉线中把制作** - **方法:**采用另缠法。 - **规格:** - 7/2.2钢绞线:首节间距100毫米,未节长约330毫米,全长600毫米。 - 7/2.6钢绞线:首节间距150毫米,未节长约280毫米,全长600毫米。 - 7/3.0钢绞线:首节间距150毫米,未节长约230毫米,全长600毫米。 - **封尾:**使用3.0铁线另缠封尾5圈。 通过上述详尽的规定与要求,我们可以了解到在通信光缆线路施工过程中,对于电杆安装与拉线安装有着非常严格的标准,这些标准旨在确保光缆线路的安全性与稳定性,同时也是为了减少未来维护过程中的风险与不便。
2025-09-09 21:04:28 6.09MB
1
通信光缆线路施工、光缆接续施工技术交底实用文档 本文档提供了通信光缆线路施工、光缆接续施工技术交底的详细信息,涵盖了技术交底范围、设计情况、施工工艺、光缆测试、光缆敷设、光缆保护、通信配线、防雷及接地等方面。 一、技术交底范围: 通信光缆线路施工、光缆接续施工技术交底的范围包括通信光缆线路施工、光缆接续施工等方面。 二、设计情况: 设计情况包括数据网系统、传输系统、接入网系统、通信电源和防雷及接地等方面。 1. 数据网系统: 数据网系统包括汇聚节点路由器、接入节点、数据网区域网络接入层等。汇聚节点路由器采用双套配置,数据网接入层采用 4 芯光纤,采用 2 层方式组网。 2. 传输系统: 传输系统包括汇聚层、光同步数字传输系统等。汇聚层利用不同物理径路或同径路的两条光缆中的 2 芯构建 STM—64 MSTP(1+1)光同步数字传输系统。 3. 接入网系统: 接入网系统包括阎良新设接入网终端 LT 设备、NU 设备等。各接入点新设 NU 设备,接入点包括原接入阎良的各车站和原接入铜南、三原、渭南的各车站。 三、施工工艺: 施工工艺包括光缆单盘测试、光缆径路复测、光缆敷设、光缆防护等步骤。 1. 光缆单盘测试: 光缆单盘测试包括检查光缆规格、程式、盘号和盘长,检查出厂的质量合格证和测试记录单是否齐全,检查光缆外观有无损伤,端头封装是否良好等。 2. 光缆径路复测: 光缆径路复测包括丈量所需光缆的长度、确定挖沟位置、上下桥及过沟防护方式、接头位置和余留地点等。 3. 光缆敷设: 光缆敷设采用挖沟直埋方式,光缆敷设步骤包括光缆单盘测试、光缆径路复测、光缆敷设、光缆防护等。 四、光缆测试: 光缆测试包括光缆单盘测试、光缆径路复测等步骤。光缆测试的目的是为了确保光缆的质量和性能。 五、通信配线: 通信配线包括通信机械室内设备配线、上、下走线结合方式、缆线敷设等。通信配线原则上采用交直流分开,强电、弱电配线分开,通信电缆与电源线的水平距离应保持 0.2M 以上。 六、防雷及接地: 防雷及接地包括交流电源、直流电源、电源环境监控等。防雷及接地系统包括既有防雷及接地系统,阻值不满足要求时,改造地线。 本文档提供了通信光缆线路施工、光缆接续施工技术交底的详细信息,涵盖了技术交底范围、设计情况、施工工艺、光缆测试、光缆敷设、光缆保护、通信配线、防雷及接地等方面,为通信光缆线路施工、光缆接续施工提供了有价值的参考。
2025-09-09 21:02:14 1.41MB
1
在电磁学领域,波粒相互作用是一个至关重要的研究主题,特别是在等离子体物理和空间物理学中。波粒扩散系数是衡量这种相互作用中粒子运动随机性的关键参数,它描述了粒子在与波动相互作用时方向上的扩散速率。MATLAB作为一种强大的数值计算软件,常被用来模拟和分析这些复杂的物理过程。 这个名为"wave-particle-diffusion-coef"的项目,显然提供了计算波粒扩散系数的MATLAB代码,特别关注于纯俯仰角扩散。俯仰角是指粒子速度方向与波动传播方向之间的角度,它的变化反映了粒子在波动场中的散射效应。这里的代码可能包含了以下关键知识点: 1. **等离子体物理基础**:了解等离子体的基本性质,如德拜屏蔽、弗伦克-艾利斯散射等,是理解波粒相互作用的基础。 2. **电磁波理论**:涉及到的嘶嘶声(hiss waves)和电磁离子回旋波(Electromagnetic Ion Cyclotron Waves, EMIC waves)是两种特定类型的等离子体波动。它们在地球磁层中广泛存在,对电子动力学行为有显著影响。 3. **波粒散射模型**:可能包括基于经典力学或量子力学的粒子散射模型,通过这些模型可以计算粒子在波动场中的运动轨迹。 4. **MATLAB编程**:代码可能包含了数值求解偏微分方程(如Fokker-Planck方程)的方法,如有限差分法或谱方法,以及数据可视化工具,如plot函数,用于展示俯仰角分布的变化。 5. **开源系统**:项目标签为“系统开源”,意味着这些代码遵循开放源代码协议,允许用户查看、使用、修改并分发代码,这对于研究社区来说是非常有价值的资源,可以促进知识共享和合作。 6. **算法实现**:代码可能包含特定的算法,如蒙特卡洛模拟,用于模拟大量粒子在波动环境下的随机运动,从而求解出扩散系数。 7. **物理参数**:输入参数可能包括等离子体密度、温度、波动特性(频率、波幅)等,这些都会影响到计算结果。 通过深入研究这个项目,不仅可以学习到MATLAB的编程技巧,还能深入理解等离子体物理中的波粒相互作用,对于从事相关领域的研究者来说,这是一个宝贵的工具和参考资料。不过,具体代码的细节和实现方式,需要下载并仔细阅读"wave-particle-diffusion-coef-master"目录下的文件来获取更多信息。
2025-09-09 20:55:35 4KB 系统开源
1
### 深度学习的数学导论:方法、实现与理论 #### 一、书籍概述 本书《深度学习的数学导论—方法、实现和理论》由Arnulf Jentzen、Benno Kuckuck和Philippe von Wurstemberger共同撰写,旨在为读者提供深度学习算法领域的全面介绍。书中不仅涵盖了深度学习的基础理论,还深入探讨了实际应用中的关键技术点,如人工神经网络(ANNs)、随机梯度下降等,并提供了详细的数学证明和分析。 #### 二、核心概念解析 ##### 1. 深度学习算法 深度学习是一种基于多层神经网络的机器学习技术,它能够通过大量数据自动提取特征并进行模式识别。在本书中,深度学习算法被定义为一种计算框架,其目标是利用深度人工神经网络(ANNs)以及迭代的数据使用方式来逼近特定的关系、函数或量。这一过程通常涉及大量的训练数据,通过不断调整网络权重来优化预测结果。 ##### 2. 人工神经网络(ANNs) 人工神经网络是由多层神经元组成的复杂网络结构,每一层都包含多个神经元节点。神经元之间的连接强度(权重)以及每个神经元的激活函数决定了整个网络的学习能力和预测性能。ANNs可以被视为一类由非线性激活函数和仿射变换构成的函数组合,其中深度是指网络层数的多少。 ##### 3. 随机梯度下降(SGD) 随机梯度下降是一种常用的优化算法,用于寻找模型参数的最佳值。在深度学习中,SGD通过对每个样本(或小批量样本)计算梯度并更新参数,而不是等待所有训练样本的梯度计算完成,从而加速了训练过程。这种方法不仅提高了计算效率,还能帮助跳出局部最优解。 #### 三、关键技术点 - **深度人工神经网络(ANNs)**:本书详细介绍了ANNS的基本结构和工作原理,包括如何通过多层神经元的堆叠来构建复杂的网络模型。此外,还探讨了不同类型的神经网络架构,如卷积神经网络(CNNs)和循环神经网络(RNNs)等。 - **非线性激活函数**:非线性激活函数对于增加神经网络的表达能力至关重要。书中介绍了常见的激活函数,如ReLU、Sigmoid和Tanh等,并讨论了它们各自的优缺点。 - **优化算法**:除了随机梯度下降之外,本书还覆盖了其他几种优化算法,如动量法(Momentum)、自适应学习率算法(Adam)等,这些算法有助于提高训练过程的稳定性和收敛速度。 - **数学基础**:为了更好地理解深度学习中的各种技术和方法,本书提供了必要的数学背景知识,包括线性代数、概率论和统计学等。 #### 四、实践指导 本书不仅关注理论部分,还非常重视实践应用。作者们通过具体的例子和代码演示,向读者展示了如何使用Python等编程语言实现深度学习算法。所有源代码均可从指定的GitHub仓库下载,这使得读者能够在实践中加深对理论的理解。 #### 五、总结 《深度学习的数学导论—方法、实现和理论》是一本综合性的深度学习教材,不仅适合初学者入门,也适合有一定基础的研究人员和技术人员深入学习。通过本书的学习,读者不仅可以掌握深度学习的基本原理,还能了解到该领域最新的研究进展和技术趋势。无论是在学术研究还是工业应用方面,这本书都能提供宝贵的知识资源和支持。
2025-09-09 20:55:01 8.17MB
1
锁相环路已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用,特别是在数字通信的调制解调和位同步中常常要用到各种各样的锁相环。锁相就是利用输入信号与输出信号之间的相位误差自动调节输出相位使之与输入相位一致,或保持一个很小的相位差。 全数字锁相环路(Digital Phase-Locked Loop, DPLL)是现代电子系统中的关键组件,尤其在数字通信、无线电电子以及单片机设计中扮演着重要角色。它通过比较输入信号与输出信号的相位误差,自动调节输出信号的相位,使其与输入信号保持一致或相差极小,从而实现频率同步。锁相环路的核心功能在于提供精确的时钟信号,这对于调制解调和位同步至关重要。 传统的锁相环路由模拟电路组成,但随着数字集成电路技术的发展,全数字锁相环路应运而生。全数字锁相环路的主要组成部分包括数字鉴相器(DPD)、数字环路滤波器(DLF)和数控振荡器(DCO)。这些组件全部采用数字逻辑实现,提高了环路的稳定性和精度,同时也具有更高的灵活性和可编程性。 在具体设计中,一个典型的全数字锁相环路架构可能包括以下部分: 1. **数字鉴相器**:通常由异或门或其他逻辑门电路构成,用来检测输入信号IN64和输出信号OUT64之间的相位差。鉴相器的输出ud是一个占空比为50%的方波,表示输入和输出信号处于锁定状态,即相位差为90°。在VHDL等硬件描述语言中,可以编写代码来实现鉴相器的功能。 2. **数字环路滤波器**:通常由可逆计数器实现,根据鉴相器的输出ud控制计数方向。在ud为0时进行加计数,ud为1时进行减计数。环路滤波器的模数可以通过预置的输入端进行设置,提供不同范围的滤波特性。 3. **数控振荡器**:由加/减脉冲控制器和模N计数器组成,根据环路滤波器的输出调整输出信号的相位。通过改变计数器的分频系数,可以得到不同频率的输出信号,如64kHz、56kHz和16kHz。 在上述示例中,环路的中心频率f0为64kHz,由晶振电路提供。模H计数器将高频时钟Mf0分频为2Nf0,进而驱动整个锁相环。当环路锁定时,通过适当选择环路参数M、N和P,可以得到所需的各种输出频率。 例如,对于上述设计,M=224,N=14,P=16,这样就可以通过分频得到64kHz、56kHz和16kHz的输出。在环路未锁定时,鉴相器的输出ud会驱动环路滤波器和数控振荡器调整输出相位,直至达到锁定状态。 全数字锁相环路通过高度集成的数字电路实现了相位误差的精确控制,能够灵活适应各种通信系统的需求。在FPGA平台上,这种可编程能力使得设计者可以快速调整和优化锁相环的性能,满足特定应用场合的时钟同步要求。在本文提到的无线通信实验系统中,利用FPGA的剩余资源实现的全数字锁相环成功地为FSK、DPSK、QAM调制解调器提供了多种频率的精确时钟信号,展示了其在实际应用中的价值。
2025-09-09 20:51:33 498KB FPGA 可编程全数字锁相环路 FPGA
1