16通道DDR的LVDS接口（VHDL_Verilog_and_doc）.rar

Verilog汉明码编解码客.mhtml

AD9250是一款双通道14位ADC，最高采样速率250 MSPS，JESD204B Subclass 0或Subclass 1编码串行数字输出

使用黑金Ax301，搭配Ov7670摄像头，采样出RGB565格式，但显示会出现噪点，使用中值滤波算法有效消除噪点。搭配LCD(480*272)显示。注意：中值滤波算法使用了shift_ram3x3形成矩阵，如果使用（640*480）务必修改shift_ram_IP核中的行数

Xilinx FPGA原理与实践—基于Vivado和Verilog HDL 课件

第三章 Verilog HDL的基本语法

非常好的Verilog硬件描述语言简明学习教程，适合新手入门学习，快速上手FPGA开发。

内附完整代码，RGB转灰度视频Verilog代码，FPGA实训项目，同时有视频演示 top：顶层模块，有4个基地址，每个基地址的空间都可以保证能够存储一帧的 数据； rgb_to_ycbcr：RGB转灰度模块，包括计算，移位，延时等； coms_8_16bit：将数据拼接为16bit位宽，每两个周期进行一次数据的拼接； fram_read_write：读写FIFO； I2C_config：I2C配置； uut_ov5640_rgb565_1024_768：ov5640的配置； color_bar：彩条，只是采用了它的时序而没有采用它的数据； video_timing_data：每次场同步信号运行的时候去产生一个读请求。

Verilog 分倍频 资料 Verilog 分倍频 资料 Verilog 分倍频 资料 Verilog 分倍频

随着改革开放和中国经济的快速发展，东部地区的电力资源短缺成为一个问题。 因此，我们启动了从西向东的输电计划，并加快了高效率，长距离和大容量的高压输电技术的发展。 输电过程中的一个重要问题是绝缘设计。近来，越来越多的电网事故不断升级。 因此，采用先进的检测技术及时发现预测的绝缘劣化对设备的维护和修理特别是避免发生电力事故具有特殊的现实意义。 在此基础上，本文进行了利用遮阳帘和FPGA的高压输电线路电晕放电检测系统的研究。 实验结果表明，本系统可以放大5100〜5000100倍不同强度的周信号，具有较高的灵敏度和抗干扰能力。 结果还证明该系统可以有效地检测电晕放电绝缘的紫外线脉冲光信号。