fpga实现数字键盘输入,用vhdl语言实现4x4数字键盘输入
2021-11-03 17:11:45 14.05MB fpg VHDL
1
基于vhdl语言设计的PS2键盘接口设计,是工程,全!
2021-11-03 16:59:59 375KB VHDL FPGA
1
fpga开发板的实例程序 扫描的思想大家要充分了解,同时要掌握扫描的描述方法 通常要用到case语句
2021-11-03 15:01:00 300KB vhdl led
1
X-HDL绿色版。VHDL和Verilog互转神器,ASIC/FPGA设计必备!
2021-11-03 08:26:20 19.29MB VHDL Verilog
1
基于VHDL的83优先编码器的代码,学习VHDL变成的基础。
2021-11-02 23:39:00 26KB 83优先编码器 VHDL
1
Effective Coding with VHDL Principles and Best Practice 英文无水印原版pdf pdf所有页面使用FoxitReader、PDF-XChangeViewer、SumatraPDF和Firefox测试都可以打开 本资源转载自网络,如有侵权,请联系上传者或csdn删除 查看此书详细信息请在美国亚马逊官网搜索此书
2021-11-02 20:35:24 14.53MB Effective Coding VHDL Principles
1
VHDL设计的AD7380驱动代码,附带原理图
2021-11-02 19:04:56 105KB AD7380 VHDL
1
VHDL写的AD7767的驱动代码
2021-11-02 19:04:56 91KB VHDL AD7767
1
sobol+matlab+代码Sobol_sequence_generator 这是一款使用 MATLAB 代码为阿尔伯塔大学刘思廷开发的硬件 Sobol 序列生成器生成 VHDL 文件的工具。 目前,它只有一个函数“direction_vector_generation.m”,用于生成 Sobol 序列生成器 [1] 中使用的方向向量数组。 更多代码即将推出。 如果使用代码,请引用我们的工作。 谢谢。 [1] S. Liu 和 J. Han,“Toward Energy Efficient Stochastic Circuits Using Parallel Sobol Sequences”,IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 26,没有。 7,第 1326-1339 页,2018 年 7 月。
2021-11-02 16:21:16 3KB 系统开源
1
MATLAB产生调制信号代码VHDL代码生成GPS L1 C / A以及Galileo E1和E5 PRN和信号。 该项目是用Xilinx ISE 14.7实施的,但应该很容易将其迁移到Vivado。 对于Altera平台,必须修改某些IP内核(主要是RAM存储器)。 包括Xilinx ISE测试平台和wave配置文件,以及用于检查仿真结果的Matlab脚本(请参阅参考资料)。 所有内容都是作为的一部分进行开发的。 该程序的新版本可以在上找到。 主要内容 \来源 \ source \ GNSS_prn 从头开始使用LFSR生成循环重复的特定卫星的完整未采样PRN序列(除了存储在RAM中的E1B和E1C)。 E1_generator.vhd:伽利略E1B和E1C。 E5_generator.vhd:伽利略E5aI,E5aQ,E5bI,E5bQ。 L1_CA_generator.vhd:GPS L1 C / A。 L1_CA_generator.vhd:GPS L1 C / A。 L5_generator.vhd:GPS L1 C / A。 \ source \ GNSS_signal 从
2021-11-02 15:49:28 783KB 系统开源
1