二进制文件的读写操作 若在文件的打开方式中没有特别说明,打开的文件均为ASCII码文件,若要打开二进制文件,则要特别说明并用特定的读写函数。 fstream infile,outfile; infile.open(“inf1.dat”, ios::in| ios::binary); outfile.open(“outf1.dat”, ios::out| ios::binary); 文件名 输入方式打开 二进制文件 文件名 输出方式打开 二进制文件
2022-11-09 10:55:10 8.66MB FPGA
1
Xilinx ISE 10.x FPGA开发指南--实例工程文件,Xilinx ISE 10.x FPGA开发指南--实例工程文件
2022-11-09 09:19:01 10.14MB Xilinx ISE 10.x FPGA
1
举例说明Xilinx FPGA电源的旁路电容值计算方法,为FPGA开发设计者提供理论依据和参考。
2022-11-09 08:40:55 222KB Xilinx FPGA 旁路电容
1
FPGA-EGO1 秒表时钟 将.v.xdc文件添加进工程 详细介绍 https://gitee.com/Wind_to_valley/FPGAstopwatch
2022-11-08 20:11:32 3KB fpga开发
1
C6678开发板高速串口与FPGA之间的通信配置,应用程序
2022-11-08 20:08:06 2.19MB c6678 fpga_srio fpga milebk8
1
用硬件代码开发一个自学习二层交换机要多久?要写多少行代码?要调试多久? 这是一个基于FAST架构设备实现的一个硬件二层交换机代码,支持硬件MAC自学习和广播功能。核心业务处理代码只有4行,实现了一个简单的二层自学习交换机。
2022-11-08 19:15:10 3KB FAST P4 FPGA 二层交换机
1
基于DE1的摄像头采集并通过VGA显示,实时采集图像并显示。
2022-11-08 17:37:07 207KB FPGA DE1 VGA
1
1000M以太网UDP协议在FPGA的实现源码,测试通过
2022-11-08 15:41:59 8.31MB 1000m_ethernet fpga_udp udp_fpga实现 verilog_udp
1
秒表_SoC 20/10/2019 基于FPGA的SoPC的设计,用于计数和查看秒和百分之一秒。 SoPC的概念是基于FPGA的计算机和视觉化的第二部分及第二位的概念。 语言和工具:VHDL,嵌入式C,Quartus II,FPGA Altera DE1 Cyclone II 有关更多详细信息,请检查以下文件:SoC_stopwatch / stopwatch.html
2022-11-08 15:36:29 10.9MB Verilog
1