鉴于上次传的只有Verilog代码,怕对于像半年前的我一样的初学者仍然会遇到很大困难,现特把本人课程设计的整个Quartus工程文件一并上传,希望有用。用时只需用Quartus打开工程文件即可编译运行,频率可达16M没问题。
2020-01-03 11:19:21 16.23MB FPGA DDS 信号发生器 Quartus工程文件
1
此程序完成的是FPGA接收上位机发送的多字节串口数据的工作,并把不同的字节分配给不同的寄存器,以完成相应的控制工作。(内含详细说明)
2019-12-21 22:24:19 4KB Verilog 串口接收 多字节
1
使用Verilog语言,可以对PHY88E1111芯片通过MDIO口进行寄存器的读写工作,以完成相应的配置。
2019-12-21 22:24:18 9KB 88E1111 配置 Verilog
1
脉冲测距verilog程序(已测试),很适合verilog初学者学习使用。
2019-12-21 22:17:35 4KB verilog
1
介绍3-8译码器的xilinx ise编译过程及verilog代码
2019-12-21 22:10:22 29KB 3-8译码器
1
fpga下实现AD/DA转换,ADDA等一些芯片的verilog程序,
2019-12-21 22:09:24 1.39MB FPGA
1
2048点FFT 在FPGA下实现的Verilog程序
2019-12-21 21:57:36 unknown FFT FPGA
1
曼彻斯特码编码Verilog程序,原理上行得通,但是用到工程上需要做细微调整。
2019-12-21 21:57:10 5KB 曼彻斯特码编码Verilog程序
1
曼彻斯特码解码verilog程序,原理上行得通,但是用到工程上需要做细微调整。
2019-12-21 21:57:10 4KB 曼彻斯特码解码verilog程序
1
从别处拖来的,LDPC的Verilog程序源代码,包括仿真数据等,内容还比较全,用quartusII仿真的
2019-12-21 21:56:18 10.3MB ldpc verilog
1