串口接收多字节 Verilog程序

上传者: zq18362902766 | 上传时间: 2019-12-21 22:24:19 | 文件大小: 4KB | 文件类型: rar
此程序完成的是FPGA接收上位机发送的多字节串口数据的工作,并把不同的字节分配给不同的寄存器,以完成相应的控制工作。(内含详细说明)

文件下载

资源详情

[{"title":"( 4 个子文件 4KB ) 串口接收多字节 Verilog程序","children":[{"title":"串口接收多字节","children":[{"title":"rs_clk_gen.v <span style='color:#111;'> 1.52KB </span>","children":null,"spread":false},{"title":"rs_top.v <span style='color:#111;'> 1.06KB </span>","children":null,"spread":false},{"title":"rs_receive.v <span style='color:#111;'> 4.81KB </span>","children":null,"spread":false},{"title":"串口说明.txt <span style='color:#111;'> 1.08KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

  • jindizhiwa :
    不是我想要的不定长数据帧的接收,和网上看到的大多数资料类似
    2021-03-30
  • clly51111 :
    我觉得这个代码有错误,接收时序有误, always @(posedge clk or negedge rst) begin if(!rst) num&l
    2019-06-21
  • xitaiyulun :
    不错,可以使用的
    2019-02-26
  • gaoyuan1143942969 :
    我先试试再评论
    2018-07-04
  • luhukong3128 :
    程序是乱码 打不开
    2018-05-28

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明