微处理器的所有数据通路宽度是8位，操作码是3位。操作码对应的编码：load—>000，sta—>001，add—>010，sub—>011，and0—>100，nop—>101，jmp—>110。 微程序的编码采用直接编码方法，有16个控制信号，外加5位地址，所以一共21位。地址3的下地址，应该根据指令操作码来形成，所以将其下地址设为01111，表示如果下地址为01111时，下地址的低3位是指令操作码，高2位固定是01，因此load指令的开始地址是01000=8，sta指令的开始地址是01001=9，同理add的是01010=10，sub的是01011=11，and1的是01100=12，nop的是01101=13，jmp的是01110=14。

在quartus下编译通过，克通过按键切换流水灯显示状态，模块化编程设计，可根据需求，自行更改芯片与IO接口，本人使用的为EPM7128slc。

VHDL 实现，PS2鼠标接口，很完善，接收和发送都有，带FIFO的，且可以通过串口在串口调试工具上显示，先发送FF给鼠标，然后F4给鼠标进入stream模式。

32点FFT的VHDL实现 经过验证该代码是可以仿真成功的希望对大家有帮助

使用VHDL实现10进制减法计数器，有以下功能： （1）开发平台为ISE14.7 （2）代码已例化，分为顶层文件和三个模块：分频器、计数器、数码管。 （3）计数器具有清零和置数的功能。

具有MAX+PLUSⅡ的仿真波形 某自动售货机中有两种饮料可以出售，售价分别为2元和3元。售货机可以识别1元，5元两种货币。如果投入金额总值等于或超过售价就可以将饮料放出，并具有相应的找零钱功能。 （1）用户可多次选择购买的饮料种类，某次饮料种类选定后等待投币。如等待时间超过10秒钟，则认为用户放弃选购，售货机自动回到等待状态，等待新的交易。 若在10秒内，再次选中饮料，则再次等待。 （2）每次交易完成，售货机自动回到等待状态，等待新的交易。 （3）用按键模拟投入1元，5元两种货币，可连续投币，同时显示投入的金额和还应投入的金额。若某次投币后金额不足，且一定时限内不再投币（10秒左右），则交易失败，并退币，显示退还金额。 （4）具有指示电路，分别指示购买成功、交易取消（交易失败）和找零。 （5）相应显示有延时和时控功能。

VHDL实现数字钟,使用quartus设计基于VHDL语言的简易数字钟，要求数字钟能实现以下功能。 1．秒、分为00～59六十进制计数器。 2．时为00～23二十四进制计数器。 3. 具有设置闹钟功能，在设定时间到达时鸣叫30秒。 4．具有整点报时功能：整点报时电路要求在每个整点时鸣叫10秒。 5．利用设计软件对其进行设计输入，设计仿真，使其具备所要求的功能。 内容包括,源码,仿真文件,工程文件.可直接导入出结果.

用计数器生成的输出作为地址的同时作为RAM的输入数据。写入到92时，就转为读出。读出偶数地址的数据，也即读出了写入的偶数（输出2的倍数）。

采用测频法设计一个4位十进制数字显示的数字频率计，其测频的范围为1-9999HZ，设计的精度为1HZ,并能用4位数码管显示其频率。频率计有闸门电路，计数器和显示电路构成。

结合《FPGA实现VGA显示图像（VHDL版）》学习。