杭电数字电路课程设计-实验一-五输入表决器设计实验 内含包括代码,仿真,引脚配置全套文件,可直接打开工程
2021-04-12 11:20:10 218KB 杭电数字电路课程设计
1
VHDL实验2 五人表决器 里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等.
2021-04-11 13:10:04 2.02MB vhdl 表决器 fpga
1
基于单片机的评分表决电路设计与仿真论文,利用AT89C51实现
2021-04-05 17:15:06 4.09MB 评分表决
1
Vivado任意人数表决器设计,Vivado仿真工程.
程序实现了对两个传感器的ROC曲线,以及经过融合之后融合系统的ROC曲线,融合系统的融合规则包括“与”规则,“或”规则,以及NK表决融合,通过融合之后大大降低了系统的虚警概率,并且NK融合准则的融合性能较高
2021-03-29 20:16:57 1013B matlab NK表决融合
1
利用VIVADO实现7人表决器 大于4个人输出为1
2021-03-15 12:05:26 124KB verilog
1
CloudAcademy + DevOps 这是 Kubernetes / React / Go / MongoDB学习路径的一部分! 背景 提供一个用React编写的基于Web的前端。 该Web应用程序提供了一种编程语言投票功能,最终用户可以在其中投票三种语言(Go,Java和NodeJS)中的一种。 基于React的Web应用程序旨在进行编译和容器化,并最终部署到使用Ingress Controller公开的Kubernetes集群中。 该Web应用程序生成AJAX请求,并将其发送到托管在同一Kubernetes集群上的公开暴露的API。 该API用Go语言编写,可读写MongoDB数据库,该数据库也使用StatefulSet设置托管在同一Kubernetes集群上。
2021-02-01 19:05:57 466KB react javascript web yarn
1
用VHDL语言编写的EDA程序,用7个开关显示支持与否的表决器,里面有程序,还有所用芯片FPGA的管脚分配等内容。
2020-01-03 11:33:55 204KB EDA VHDL
1
这个是在QuartusII 平台上用VerilogHDL语言写的七人表决器工程,用的是文本输入方式。芯片选的是用的Cyclone II:EP2C35F484I8芯片。 其中双击.qpf文件可直接打开此工程;双击.v文件可打开此程序源码;双击.vwf可打开此工程的仿真文件,可以直接仿真结果。
2020-01-03 11:32:46 280KB Verilog HDL Quartus II
1
单片机实现裁判三人表决器的设计程序
2020-01-03 11:30:36 50KB 单片机
1