数字钟中的七段显示模块,方便使用,用verilogHDL 编写!
2021-04-08 22:22:15 6KB verilog 分频 数字钟
1
七段数码管Verilog文件,可以直接使用
2021-03-20 14:10:20 2KB verilog vhdl
1
本资源是EDA七段译码器实验报告,非常详细阿!
2021-03-11 16:48:05 493KB EDA七段译码器实验报告
1
MimasA7-7SD-Tester:一组模块,允许用户将自定义信号输出到Mimas A7修订版3开发板上的七段显示器
2021-03-07 21:04:35 4KB Verilog
1
EDA技术及应用课程相关实验:七段数码管扫描显示实验
2021-03-01 09:02:30 40KB EDA 源码 verilogHDL语言 quartusII
1
用VHDL语言实现十进制计数器,并用七段译码器显示
2020-12-06 09:51:47 515B VHDL 十进制计数器 七段译码器
1
8255七段管显示字符(共阴、共阳)Proteus,8086 主要仿真元件清单:7SEG-MPX8-CC-BLUE,74HC373,74LS240,8086,8255A。 Proteus仿真8086,欢迎联系893297912扣Q。
2020-11-14 08:46:07 54KB Proteus 8086
1
“共阳极七段发光二极管的二-十进制译码器”建模与仿真,vivado2014.2工程,可直接使用,包含仿真,设计。
2020-10-25 10:59:05 74KB vivado 共阳极 七段数码管 Verilog
1
选用8253的计数器2进行100ms的定时,其输出 OUT2与8259的IRQ7相连,当定时到100 ms时产生一个中断信号,在中断服务程序中进行时、分、秒的计数,并送入相应的存储单元;8255的A口接七段数码管的位选信号,B口接数码管的段选信号,时、分的数值通过对8255的编程可送到七段数码管上显示。
2020-01-10 03:04:49 204KB 七段数字钟
1
仪器设备:逻辑设计与FPGA实验仪一套、装有ISE的PC机一台 内容:按键增加、去抖动
2020-01-03 11:32:31 211KB verilog
1