数字电路课程设计的设计报告,论文,另加MULTISIM的电路实现,内容是99进制的计数器
2019-12-21 20:14:43 1.14MB 99进制计数器
1
8位二进制计数器vhdl源程序及原理图,波形,源代码。
2019-12-21 20:09:51 333KB vhdl,计数器
1
论文 基于单片机的智能电子计数器的设计 单片机 等精度 CPLD 频率计
2019-12-21 20:09:21 1.22MB 单片机 等精度 CPLD 频率计
1
提供verilog设计十进制计数器源代码及测试代码。
2019-12-21 20:08:11 940B verilog 计数器
1
verilog实现60进制计数器源代码及测试代码
2019-12-21 20:08:11 1KB verilog 计数器
1
提出了一种正交解码/ 计数器的电路设计 ,用 Altera FLEX10KA FPGA 实现 。电路由数字 滤波器 、正交解码器和加/ 减计数器组成 。数字滤波器的设计基于数据通道有限状态机 模型 。电路仿真和实验测试的结果验证了电路功能 。
2019-12-21 20:07:24 269KB FPGA 正交解码
1
能设初始值,能实现加1,加2操作,并能在数码管上显示
2019-12-21 20:04:04 294KB verilog
1
简易频率计数器,七分频的,四位显示,multisim10运行 因为空间比较小,所以做的有点乱,但是运行起来还是不错的。可以显示,误差很小!
1
proteus 51单片机编写的6位数显频率计数器
2019-12-21 20:01:11 247KB Proteus 仿真 单片机 频率计
1
30秒倒计时计数器multisim仿真!
2019-12-21 19:58:27 277KB 30秒 倒计时
1