一.实验目的
(1)加深对 Cache的基本概念、基本组织结构以及基本工作原理的理解。
(2)掌握 Cache容量、相联度、块大小对Cache性能的影响。
(3)掌握降低 Cache不命中率的各种方法以及这些方法对提高Cache性能的好处。
(4)理解LRU与随机法的基本思想以及它们对Cache性能的影响。
2021-11-15 21:08:48
212KB
1
计算机组成原理上机报告，Verilog语言实现8位移位寄存器，并且仿真波形。实验环境为Quartus II，编程语言Verilog，文档排版使用LaTeX，内附LaTeX源文件，可修改。
2021-11-14 18:49:18
3.1MB
1
代码准确可靠。4位超前进位加法器的数据流建模。利用Verilog HDL数据流建模方法建立4位超前进位加法器，并完成仿真和综合
2021-11-14 12:34:13
381KB
1