1）VHDL 语言下同步、异步三态门的实现和仿真； 2）VerilogHDL 语言下同步、异步三态门的实现和仿真；

CNN加速器 卷积神经网络加速器硬件单元 CNN加速器的卷积和池化层算法的详细设计。 该系统适用于灰度图像（每个像素的范围在0到255之间）。 该项目的主要目标是构建加速器模块。

此例子中，虽然PS端几乎什么功能都没实现，但对于不懂ARM原理的PL端工程师而言却是极易上手的一个工程实例。最小的一个软硬件协同工作系统，很适用不懂C和C++的工程师上手学习。

是基于ALTERA公司的EP2C35的27个VHDL实验，详细介绍了QUARTUS的使用及附带的。。可以说事初学者快速入门的法宝。。

EDA课程设计，VHDL硬件描述语言，数字钟，多功能，正数，倒数，单键置数等

用VHDL开发的电子琴程序，可以弹出1234567的高中低音，用Quartus II编译

频率计的工作原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率,也就是周期性信号在单位时间内变化的次数。

总共4个压缩包第1章 EDA技术综合应用设计基础 第2章 多路彩灯控制器的设计与分析 第3章 智力抢答器的设计与分析第4章 电子密码锁的设计与分析 第5章 微波炉控制器的设计与分析 第6章 交通控制器的设计与分析 第7章 综合计时系统的设计与分析 第8章 数据采集控制系统的设计与分析 第9章 电梯控制器的设计与分析 第10章 车载DVD位控系统的设计与分析 第11章 直接数字频率合成器的设计与分析 第12章 图像边缘检测器的设计与 分析 第13章 等精度数字频率计的设计与分析第14章 出租车计费系统的设计与分析第15章 低频数字相位测量仪的设计与分析第16章 电压控制LC振荡器的设计与分析 西安电子科技大学出版社谭会生 编著

基于VHDL语言的占空比50%的奇数分频器的实现方法，源代码及原理说明。

ＶＨＤＬ编写一个四位无符号乘法器ＶＨＤＬ编写一个四位无符号乘法器ＶＨＤＬ编写一个四位无符号乘法器ＶＨＤＬ编写一个四位无符号乘法器ＶＨＤＬ编写一个四位无符号乘法器ＶＨＤＬ编写一个四位无符号乘法器