课程设计，实现相对简单，可作参考。Verilog实现国密SM4分组密码算法，实验环境为Quartus II 9.0。
2019-12-21 20:35:41
38KB
1
[实验目的] 1 通过实验掌握数据流设计的方法。
2 通过实验熟悉vhdl语言的编写。
3 通过实验掌握双向口的使用。
[实验内容] 设计一个8位位宽的双向数据总线，由使能端S控制总线数据流向，当S＝00，C的数据赋给A；当S＝01，A的值赋给C；S为其他值时，B的数据赋给C。用VHDL编程设计该双向数据总线，
并观察的仿真波形结果验证双向总线的功能。
2019-12-21 20:34:34
3KB
1
1.首先安装Quartus II
2.解压crackwin.zip,得到bin和bin64文件夹，将其文件复制到\altera\10.0\quartus\文件夹中（若更改了默认安装目录，则在你选择的安装主目录下的quartus文件夹下，并替换原有的bin和bin64文件夹
3.运行 licgen.exe,在 Select NIC中选择一个网卡，后点Create License,产生一个dat文件，将其放入\altera\10.0\quartus（若更改了默认安装目录，则在你选择的安装主目录下）
4.启动Quartus II
5.当需要许可时，选择"Specify valid license file"，并选中第3步产生的 license.dat文件
6.破解完毕
2019-12-21 20:33:48
2.58MB
1
#首先要安装好Quartus Prime Standard和/或Pro 17.1软件：
# 第一步： 把Quartus_17.1破解器.exe复制到C:\intelFPGA\17.1\quartus\bin64和/或C:\intelFPGA_Pro\17.1\quartus\bin64下运行(你的安装目录也许和这个不一样)，也就是说把它和quartus.exe放在同一个文件夹里面。双击运行！此破解器会自动识别Quartus 17.1是Standard版还是Pro版，然后自动破解。
#第二步： 把license.dat里的XXXXXXXXXXXX 用你的网卡号替换(在Quartus Prime 17.1的Tools菜单下选择License Setup，下面就有NIC ID，选择第一个或者第二个都行)。
#第三步： 在Quartus Prime 17.1的Tools菜单下选择License Setup，然后选择License file，最后点击OK。
#注意：license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。
#对于绝大部分用户来说，不需要破解ModelSim，大家可以用免费的ModelSim-Altera Starter Edition，也就是入门版，可以仿真一万行可执行代码（这一万行是指不包括注释，纯的代码）。只有非常大的设计才需要用ModelSim-Altera Edition或者ModelSim-SE版，这2种版本才需要破解，破解器自己搜索，本人不提供。
2019-12-21 20:33:48
108KB
1
产生的信号可以是正弦波或方波、三角波、锯齿波；可以用SignalTap逻辑分析。可以用Model Sim仿真。全部打包在文件中。工程适用版本为Quartus II 13.0，不可低于该版本。
原理：采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。
此方案得到的波形稳定，精度高，产生波形频率范围大，容易产生高频。
本实验在设计的模块中，包含以下功能：
（1）通过 freq 信号输入需要的频率的值；
（2）通过 wave_sel 信号选择所需的波形；
（3）通过 amp_adj 信号选择波形放大的倍数。
在该设计中，包含 3 个模块：
频率控制器，根据输入的频率值输出步进值 step_val 。
相位累加器，根据步进值 step_val 控制对应地址的变化。
波形放大器，对 rom 输出的数据进行放大。
2019-12-21 20:30:58
10.14MB
1
Quartus Prime 17.1安装包全套 带器件包 和其它组件 百度云下载地址 win10*64亲测可用
2019-12-21 20:30:58
2KB
1
基于quartus II实现的全加器
内含实现全加器的VHDL代码、逻辑图（BDF）以及激励波形文件（VWF）。
2019-12-21 20:28:17
316KB
1