搜索【Verilog 】的结果

verilog实现的uart

verilog的串口程序，可以实现波特率的改变。没有使用状态机。

2022-06-03 00:34:57 44KB uart verilog

1

verilog实现的以太网并行crc校验

verilog实现的并行crc校验。公式为1+x^1+x^2+x^4+x^5+x^7+x^8+x^10+x^11+x^12+x^16+x^22+x^23+x^26+x^32

2022-06-02 12:15:27 6KB verilog crc

1

verilog文献

verilog相关文献，关于代码的规范性的文档说明，适合新手

2022-06-02 04:42:14 72KB verilog

1

用verilog编写的抢答器实验设计.rar-综合文档

用verilog编写的抢答器实验设计.rar

2022-06-01 20:36:37 1.05MB verilog 编写 抢答器 实验设计

1

计组课设部分实验.zip

计算机组成原理的课程设计源程序即测试代码，包括一位，四位全加器，四位运算器，分频器等

2022-06-01 20:04:19 5KB 计算机组成原理 课程设计 verilog modelsim

1

Verilog FPGA设计数字密码锁

verilog FPGA Vivado 数字密码锁设计包含报告

2022-05-31 22:02:30 10.44MB fpga开发 数字密码锁

verilog采用txt文档的形式，模拟双目摄像头采集

当没有双目摄像头的时候，可verilog采用txt文档的形式，模拟双目摄像头采集，这里采用的图像大小为450*450.后续即可加入其他图像处理算法来进行计算。

2022-05-31 19:08:29 10.18MB fpga开发 图像处理

1

Viterbi编解码的Verilog实现

2022-05-31 17:43:16 3KB fpga开发

1

元件例化16位全加器（Verilog）

利用半加器和全加器实现，打包的工程文件，包括测试文件

2022-05-31 00:39:42 2.93MB fpga开发

1

GF（2^3）RS（6,4）编码器verilog设计

伽罗华域GF（2^3）上的RS（6,4）编码器verilog设计，可下到板子上，chipscope可采集数据。

2022-05-30 20:13:32 3.47MB RS编码

1