使用Verilog实现了高精度的电平宽度测量,可以进行高低电平的持续测量,测量精度为一个工作时钟周期。
2022-05-18 09:20:28 1KB 频率测量
1
FPGA基于Verilog语言的普通数字时钟计数器代码
2022-05-12 16:02:59 7KB FPGA数字时钟 Verilog HDL 数字时钟
1
混合基FFT处理器的设计与Verilog实现,王靖琰,曹新民,本文介绍了混合基FFT算法的基本原理,用Verilog语言设计和实现了一个6点混合基 FFT处理器,实验结果证明本处理器能正确地完成6点FFT变��
2022-05-12 12:37:42 415KB 混合基FFT
1
FFT算法在FPGA上的verilog实现 详解 Implementation of Fast Fourier Transform (FFT) on FPGA using Verilog HDL
2022-05-07 17:27:41 727KB FFT verilog
1
用verilog 语言实现CIC抽取滤波器
2022-05-05 16:02:13 684KB verilog
1
利用Verilog 实现双口RAM 的源代码。
2022-05-04 18:30:15 214KB Verilog 双口RAM 源码
1
代码简洁易懂,小新手容易上手,代码已经做过注释 下载后再修改输入信号的路径就可以直接仿真, 属于前馈数字agc(自动增益控制),分为平均能量计算模块和增益系数计算模块 输入信号为不稳定的正弦信号时输出信号可以有效控制在100dB左右
2022-05-03 15:34:23 3.48MB fpga开发 agc
1
verilog实现CNN卷积网络,包括卷积层,池化层,全连接FC层,vivado2019.2开发,含testbench
2022-05-03 12:07:10 32.97MB cnn 人工智能 神经网络 深度学习
verilog实现卷积神经网络CNN,包括卷积层,Relu激活层,FC全连接层,pool池化层,输入图片需要满足28*28
2022-04-22 12:05:31 7KB cnn fpga开发 人工智能 神经网络
包含CRC6,CRC8,CRC11算法verilog完整代码, 支持初始化参数配置。已在实际项目中使用过.
2022-04-12 11:11:40 4KB CRC verilog
1