fpga verilog-HDL slave fifo 源程序
2020-01-03 11:42:04 2KB slave fifo fpga
1
用 FPGA实现FFT,内附带A/D采集,VGA显示系统组成程序代码
2020-01-03 11:41:46 13.48MB FFT A/D FPGA 程序
1
cy68013A USB高速数据采集的FPGA程序源码
2020-01-03 11:22:18 483KB cy68013A USB FPGA 程序源码
1
verilog编写的 uart通信程序,包括对fifo的控制,程序简单精炼,在开发板得到验证
2019-12-21 22:24:58 178KB uart verilog
1
很好的东西啊,SRAm的FPGA程序!!!
2019-12-21 22:13:24 541KB SRMA
1
Verilog实现可逆计数器,可根据需要调节周期,且该程序已在Basys2开发板上验证成功。
2019-12-21 21:39:52 166KB Verilog FPGA 可逆计数器
1
恒虚警代码,加testbench和modrlsim仿真文件。
2019-12-21 21:25:32 89KB 恒虚警
1
基于DM9000的FPGA程序.。
2019-12-21 21:20:35 7.1MB FPGA DM9000 以太网 UDP
1
倒车雷达实例,每1s产生1个超声波测距模块所需的10us高脉冲激励,并用数码管以16进制数据显示回响信号的高脉冲计数值(以10us为单位),与此同时,蜂鸣器根据障碍物远近,也会相应的发出不同频率的响声。
2019-12-21 21:10:55 5.06MB FPGA VHDL 超声波 数码管
1
FPGA实现音乐播放,Verilog编写实现
2019-12-21 21:03:05 4KB FPGA 音乐
1