VHDL程序60进制，，本人亲测成功。。

60进制的数电制作方法，及一系列注意事项

用74LS161置数法做5进制计数器-Multisim仿真

multisim10及以上版本可以直接打开仿真，方便大家学习。

如果输入的字符串是这个样子"AA BB CC12 01 0D 00 34 38 34 35 3230 41 35 3346 37 30 2C 00 00 00

基于FPGA的60进制计数器 实现功能： 基于FPGA的60进制计数器实验 部分代码： Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_ARITH.all; --//======================================= entity clkdiv is port(clk50M:IN STD_LOGIC;--时钟20MHZ clk1KHZ,clk1HZ:buffer STD_LOGIC); END clkdiv; --//======================================= architecture behave of clkdiv is begin

通过java实现二进制，八进制，十进制，十六进制各进制之间的相互转换

字符与16进制互转工具，可以把字符转换为16进制内码，也可以把16进制的内码转换为字符。

vs中有格式化输入，qt中也有自己的，适合新手

16进制计算器.exe 很好用的！