汉明码编译码的FPGA设计与实现方面的文章，对于做FEC(前向纠错)的初学者应该有些帮助。

通过对北斗导航电文BCH纠错编译码方式的深入理解和研究，提出了一种基于并行数据处理的BCH译码器的设计方案。该方案利用FPGA对BCH电文进行并行处理，在一个时钟周期内实现电文译码，提高了BCH解码模块的译码效率；同时给出了系统各个模块的Modelsim仿真结果与分析，验证了设计的可行性。本设计对提高接收机的基带数据处理性能有一定的参考和指导意义。

信息理论基础 作业 唯一可译码判别准则 源代码

实验内容 （1）生成源二进制序列b=[1101111100]。 （2）考虑如下卷积编码器：生成矩阵的行向量为g1 = [111]，g2 = [101] 根据生成矩阵的系数，设计一个能够实现卷积编码器的函数。 （3）取b=[1101111100]为所设计编码器的输入序列，求出输出序列c并验证。 （4）状态转移图如下，画出对应的网格图。 （5）根据上述卷积编码器，用Matlab编程设计对应的维特比译码函数，使用汉明距离作为度量。 （6）将序列c作为译码器函数的输入，得到序列d，d是否等于b？如果不相等，请解释原因。 （7）更改序列c的一位或者两位，然后尝试使用所设计的译码器再次译码。会发生什么现象？

74ls373·74ls147d· 4511bd· 源文件

0到99 十进制 显示译码计数器.dsn

【问题描述】
设计一个利用哈夫曼算法的编码和译码系统，重复地显示并处理以下项目，直到选择退出为止。
【基本要求】
(1)初始化：键盘输入字符集大小n、n个字符和n个权值，建立哈夫曼树；
(2)编码：利用建好的哈夫曼树生成哈夫曼编码；
(3)输出编码；
(4)设字符集及频度如下表：
字符 空格 A B C D E F G H I J K L M
频度 186 64 13 22 32 103 21 15 47 57 1 5 32 20
字符 N O P Q R S T U V W X Y Z
频度 57 63 15 1 48 51 80 23 8 18 1 16 1

集成电路作业，Verilog设计3-8译码器、8位全加器、四分之一分频器（时钟周期clk=50ns），内含相对应的测试代码。

1、了解线性分组码的基本原理及其特点； 2、熟悉掌握线性分组码编译码的方法和步骤； 3、熟练使用Matlab下的基本函数，掌握用Matlab编写线性分组码程序的方法。

编—译码系统的设计 内容： 读入待编码的文字，统计各字符出现的频率 构造哈夫曼树 得到各字符的哈夫曼编码 对原文进行编码 发送、接收 还原（译码）收到的文字 利用哈夫曼树，从根到叶子读0、1序列，直到终止，再读下一个字符 比较（校验） 合理设计窗口界面，待编码的文字通过窗口的编辑界面（类似记事本的编辑界面）录入，在界面上显示各个字符出现的频率及哈夫曼编码，对原文编码并在界面上显示出来；对译码文字还原，显示在界面上与原文对照。功能菜单或按钮自行设计，以合理为目的。 利用socket进行电文的发送与接收 在界面上显示出哈夫曼树及其生成过程