HDL语言与ASIC原理:Verilog设计实例2.pdf
2022-06-18 22:00:14 178KB 计算机 互联网 文档
HDL语言与ASIC原理:Verilog设计实例1.pdf
2022-06-18 22:00:14 228KB 计算机 互联网 文档
HDL语言与ASIC原理:verilog.pdf
2022-06-18 22:00:13 128KB 计算机 互联网 文档
北京工业大学计算机组成原理课程设计报告word版2021年课设报告,99分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 与代码部分配套使用 与代码部分配套使用 与代码部分配套使用 课设代码见个人主页 课设代码见个人主页 课设代码见个人主页 课设代码见个人主页
2022-06-18 20:00:54 1.35MB FGPA verilog 北京工业大学 北工大
嵌入式技术的工程法课件:第二章 基于Verilog HDL的电路设计.ppt
2022-06-17 13:00:45 1.24MB 计算机 互联网 文档
嵌入式技术的工程法课件:第三节 基于状态机的Verilog HDL设计方法.ppt
2022-06-17 13:00:44 110KB 计算机 互联网 文档
标准SPI接口的FLASH的verilog模型,用于FPGA/ASIC开发的前期仿真
2022-06-17 10:31:26 1.73MB spi  flash verilog
1
关于FFT的verilog代码 非常难得 是基4 1024个点
2022-06-17 09:13:37 18KB FFT 流水线 基4 verilog
1
2选一数据选择器源代码(verilog HDL)
2022-06-17 08:29:43 169B 源代码
1
一个压缩包,里面含有 Verilog源码和课设报告两个文件夹 源码有六个实验 1/2分频器 触发器 全加器 8位比较器 等 还有个自选题存储器 实验报告 包括实验目的,实验题目,实验要求,仿真图分析,实验心得等 直接就可以用了
1