搜索【verilog、】的结果

verilog DDS正弦波，三角波生成函数

verilog DDS正弦波，三角波生成函数，有具体的文档说明

2022-06-24 09:51:35 495KB Verilog DDS

1

verilog实现计算机组成原理单周期处理器代码加报告

单周期cpu处理器代码加报告，可执行mips13条指令包括j，jr，jal，slt，addi，addiu

2022-06-23 22:04:21 1.64MB 计算机组成原理 单周期处理器 单周期cpu verilog

veriloga实例_verilog/verilog-a_PLLverilog_锁相放大器_锁相放大_

硬件描述语言，veriloga实例，包含运算放大器，锁相环等模块。

2022-06-23 13:40:02 32KB verilog/verilog-a PLLverilog 锁相放大器 锁相放大

1

spi.zip，verilog编写的RTL、Testbench和tcl文件

博文【Verilog实战】SPI协议接口的设计和功能验证（附源码）的完整源码

2022-06-22 16:23:43 13KB fpga开发 spi verilog 代码

1

project_7_verilog_BASYS3_basys3交通灯_基于basys3_

基于basys3板子的交通灯控制系统，使用vavido进行编写

2022-06-22 10:40:13 125KB verilog BASYS3 basys3交通灯 基于basys3

1

用Verilog（FPGA）实现USB源代码

用Verilog（FPGA）实现USB从机控制的源代码

2022-06-21 17:56:07 161KB fpga USB

1

基于FPGA出租车计费器设计报告(verilog).doc

2022-06-21 17:01:40 88KB 出租车计费器

1

xilinx 使用vivado实现TDC，使用verilog语言，有博客介绍。

verilog实现TDC，高精度时间数字转换器，xilinx 使用vivado实现TDC，使用verilog语言，有博客介绍。

2022-06-21 10:28:57 20.58MB verilog vivado xilinx TDC

verilog中同步复位，异步复位，同步释放优缺点以及PLL配置复位设计

2022-06-21 08:54:13 217KB fpga verilog 同步复位 异步复位

1

基于sv的uvm平台搭建实战，对于验证方法学来说，分层的测试平台是一个关键的概念。虽然分层似乎会使测试平台变得更复杂，但它能够把代码分而治之，有助于减轻工作负担，而且重复利用效率提升。验证平台可以类似分为五个层次：信号层、命令层、功能层、场景层和测试层。

2022-06-20 22:32:45 24.48MB sv uvm重复 UVM搭建 uvm实战