matlab精度检验代码ZYNQ时间数字转换器 Red Pitaya Zynq-7010 SoC中的快速高分辨率时间数字转换器 作者：米歇尔·亚当尼克（Michel Adamic） 表现核心频率：350 MHz 延迟线抽头数：192（可配置） 每个通道的时间分辨率：> 11 ps 精度：<10 ppm DNL：-1至+4.5 LSB INL：+0.5至+8.5 LSB 测量范围：47.9毫秒死区时间：〜14 ns 最高速度：〜70 MS / s 档案 贸易发展局主项目，包含AXI TDC内核的设计。 使用VHDL源文件和3个Vivado配置的Xilinx IP（BRAM，BRAM控制器，AXI GPIO）。 需要包含“ MyPkg.vhd”。 AXI_TDC_IP Vivado创建的临时项目，用于将TDC打包到IP内核中。 TDC系统包含Zynq PS和多个TDC内核的顶层模块设计。 时钟：AXI互连期望100 MHz。 对于TDC内核，MMCME将其提高到350 MHz。 外部端口：每个TDC通道的命中信号。 模块“ testUnit”是用于测试的方波发生器，可以将其删除。 TDC通

Zynq的PL+PS单核裸机烧写启动例程。工程对应的演示视频：https://www.ixigua.com/6878453335222026765/

对初学者很友好的一份Zynq SoC入门教材。含有配套代码

UG585 - Zynq-7000 All Programmable SoC Technical Reference Manual，xilinx手册zynq 7000系列

PYNQ Classification - Python on Zynq FPGA for Neural Networks

米联电子MZ7035FD开发板硬件使用手册 ，主要描述了开发板的硬件配置，板卡图示及功能描述

《领航者ZYNQ之嵌入式开发指南》，很火的一款开发板，非常详实的zynq嵌入式开发资料，希望对你的工作学习有所帮助。

FPGA的AM调制解调源码，其中FIR滤波器根据MATLAB设计。 【AM_jietiao】文件是基于zynq-7000系列，但没有涉及AD与DA，只是单纯的仿真。 【AM包络检调制解调_Vivado源码】文件基于Artix-7系列，从AD读入信号后，进行AM调制，并解调DA输出。

zynq-7000学习笔记(八)——USB摄像头图像采集-附件资源

zynq下移植linux后运行的app示例，包括flash，cps1848等