Verilog HDL高级数字设计(第2版) 中文高清版.part1

上传者: wang20qi | 上传时间: 2019-12-21 21:33:47 | 文件大小: 100MB | 文件类型: rar
内容包括:集成电路芯片系统的建模、电路结构权衡、流水、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。书中以大量设计实例叙述了集成电路系统工程开发需遵循的原则、基本方法、实用技术、设计经验与技巧。依据数字集成电路系统工程开发的要求与特点,利用Verilog HDL对数字系统进行建模、设计与验证,对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解。

文件下载

评论信息

  • lxhannah :
    part2怎么没有?花了那么多积分下了1和3,结果2找不到!这也太坑了!
    2021-03-19
  • kanghe2012 :
    part2怎么找不到了,上传的人能再上传一次part2吗?
    2021-01-12
  • 湮雨塵飛 :
    都下载分有点多啊,可以把其他两个发给我么1204377673@qq.com
    2021-01-06
  • qq_40445810 :
    part2页面打不开啊
    2020-10-23
  • Yana_123 :
    part2在哪里?
    2020-09-27

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明