这是一份数字电子钟设计的论文报告,内容很详细,每个步骤都写得很清晰。
2022-05-31 11:20:24 2.06MB 数字电子钟
1
嵌入式系统原理与接口技术 平台:UP_CUP S2440 设计题目:实时时钟的设计与实现
2022-05-29 14:56:50 7.25MB 实时时钟设计
1
最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码时钟设计最新单片机仿真 数码
最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶时钟设计最新单片机仿真 液晶
设计一个可以计时的数字时钟,其显示时间范围是00:00:00~23:59:59,且该时钟具有暂停计时、清零等功能。
2022-05-18 10:22:02 56KB 数字时钟设计 VHDL时钟设计 EDA实验
1
基于1602液晶的电子时钟设计(含程序)
2022-05-17 12:05:12 1.69MB 1602 电子时钟 液晶 毕业设计
1
分享一个用51单片机制作的6位数码管GPS授时时钟,使用Altium Designer 绘制电路图和PCB如下: 当显示GPS的时间时,时钟是精确的无须调整;但是当没有GPS信号或没有插入GPS模块时,时间是需要调整的,就加入了一个红外接收头,这样就可以用遥控器调整时间了。 单片机型号是STC89C52RC,手头没有IC座就将管脚折出来当贴片用。因为需要串口通信晶振频率选择了11.0592mhz。 硬件做好后开始了漫长的程序调试,用了几个晚上的时间,反复烧写多次后终于达到了自己的设计要求。 这是DIY时钟的当前时间 插入GPS后,自动与卫星同步,时间就想当的准确了 使用5V的电源,没有插入GPS模块时电流100ma左右,功耗大约是0.5W,插入GPS后,电流增加了一倍多,不过1W左右的功耗也不算太大。 数码管倒装,用左上角的小点指示GPS信号的有无。当没有GPS信号时,小点不亮,从DS1302里读出时间来显示;当有GPS信号时,自动与卫星同步并将准确的时间写入DS1302,这样即使GPS信号消失,在一段时间内还是相当的准确的(时间长短与DS1302的精度有关) 为了DIY“作品”的美观,特意从网上订购的半透明亚克力。个人认为还是非常简洁漂亮的。 本次DIY以实用为主,没有添加日期、星期、闹钟等功能,因为我需要的只是一个时间精准的钟,DIY爱好者可以根据需要自行添加。
2022-05-14 15:35:10 262KB 单片机 电路方案
1
本设计主要是利用了汇编语言设计了电子日历时钟,在此文档中包括了设计程序与设计电路原理图。实现了电子时钟的时间、日期的不断更新以及报警功能等.........
1
JESD204B协议是用于数据转换器与FPGA/ASIC之间数据传输的高速串行协议,Subclass1模式是该协议完成确定性延时功能的重要模式。对JESD204B协议Subclass1模式的工作原理和时钟设计要求进行分析,并总结出Subclass1模式时钟调试方法。利用Xilinx Virtex-7系列FPGA搭建JESD204B自收发链路对该方法进行验证。结果表明,该时钟调试方法能够满足Subclass1模式的时钟设计要求,保证数据的稳定收发。
2022-05-11 10:02:53 740KB JESD204B
1
可调电子时钟程序说明: 上机测试请用杜邦线将时钟模块的TSCLK,TIO,TRST,分别对应连接到P33,P34,P35, 连接方式不能与按键,串行通讯口,显示用的数据口相冲突,可自己在程序上方sbit的位置进行修改。 单片机复位后会先检测年份是否是2017年,不是就会复位1302,是2017年就不初始化1302。 S2是设置键,在任何时候按下超过2MS都可以进入设置函数。 S3在正常走时时按下,会显示日期,日期格式是2017.10.03;松开S3后日期会延时显示约6秒。 在设置功能里面,S3是数字减,S4是数字加。设置功能会在没有按下按键后开始延时,延时约6秒 即可退出设置。 S2设置的顺序是秒,分,时,日,月,年,退出,秒,分,。。。。循环,未按按键会自动退回到主界面 本程序上只要稍加一点改动即可加入闹钟,有兴趣的朋友可以自己修改。
2022-05-07 13:58:32 295KB 单片机 电路方案
1