设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。

文章设计了一种基于FPGA的瓦斯浓度模糊控制系统,详细介绍了模糊控制算法以及该系统模糊控制规则的建立,并利用FPGA实现了模糊系统的控制,相对于传统的控制手段,该系统具有控制精度高、滞后性小的优点。

《DESIGN FOR EMBEDDED IMAGE PROCESSING ON FPGAS》详细介绍了fpga（field programmable gatearray，现场可编程门阵列）这种新型可编程电子器件的特点，对fpga的各种编程语言的发展历程进行了回顾，并针对嵌入式图像处理系统的特点和应用背景，详细介绍了如何利用fpga的硬件并行性特点研制开发高性能嵌入式图像处理系统。作者还结合自己的经验，介绍了研制开发基于fpga的嵌入式图像处理系统所需要的正确思路以及许多实用性技巧，并给出了许多图像处理算法在fpga上的具体实现方法以及多个基于fpga实现嵌入式图像处理系统的应用实例。

0 引言 　　现代电子战环境日趋复杂，信号日趋密集，新体制雷达不断出现，雷达信号的各个参数以各种规律变化，因而从密集复杂的信号环境中分选和识别各种新体制雷达信号就成了电子战信号处理的一大难题。为了满足电子支援措施(ESM)实时信号分选的需要，对处理器的处理时间提出了较高的要求：不仅要求处理器的硬件结构具有良好的设计和可不断优化的空间，而且要求器件有较高的集成性，这些已成为不可忽视的因素。经过对相关器件的深入分析和研究，本文采用高速现场可编程门阵列器件(FPGA)替代中小规模集成芯片来设计三参数关联比较器，从而实现预分选器设计。 　　1 基于关联比较器的信号预分选原理 　　关联比较器技术对

vivado2018.3工程，设计中采用DDS 和FIR IP核，调制模块和解调模块单独分开在同一个工程，分别做有仿真，附带MATLAB配置FIR滤波器系数截图

基于FPGA的高精度积分器系统设计.pdf

本文基于高性能FPGA(Altera的Stratix II系列)详细介绍了一种数字波束形成器(DBF)、动目标检测器(MTD)和恒虚警检测器(CFAR)的单芯片集成设计方案,最后对其性能特性和改进方向做了初步的分析讨论,以满足更高性能要求时的设计实现。

基于FPGA的SATA主机端控制器的设计

基本时钟，24小时进制，RTL文件夹是源程序文件，SIM文件夹是仿真代码文件，方便工程移植 输入输出端口 module top( input clk , input rstn , output [7:0] seg , output [5:0] sel );

基于FPGA网络开发资料，包括源码,10BASE-TX的以太网MAC层开发及应用实例。