基于FPGA的高速流水线浮点乘法器设计与实现
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。
文件下载
评论信息
其他资源
- 最简单的flash动画
- TIMIT语音数据库
- stft短时傅里叶变换函数
- 2Fsk信号的产生 加噪 调制 解调 接收 误码率分析的MATLAB仿真
- 基于单片机声音的采集和发送
- 基于stm32+onenet的智能花盆
- jdk-8u131-windows-x64 - 官方纯净版
- PCDViewer-2.0 试用版
- web前端网页psd
- x264编码iOS版静态库
- phpqrcode-2010100721_1.1.4.zip
- Windows程序设计源码.part04.rar
- 很好用的加密软件
- ext4.0生成图形报表（柱形、折线、饼状）
- PW3407_2.0.pdf
- 为PL/0语言建立一个语法分析程序BLOCK（函数）
- 图片识别-感知哈希算法
- mvc详细demo
- AWR报告管理与分析.
- 苏州大学计算机考研1998-2015真题
- STM32平台GPS定位器源码
- 遗传算法求最小值
- stm32 LIN 代码
- Visual C++开发基于SNMP网络管理软件书上的源代码.rar
- 黑马内部Android全套视频地址及解压密码
- 用 java 与数据库实现的报刊订阅系统
- 彻底隐藏任务栏
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明