基于FPGA的高速流水线浮点乘法器设计与实现
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。
文件下载
评论信息
其他资源
- 中国计算机学会(CCF)推荐会议每年开会时间及投稿截止时间参
- 小米笔记本pro BIOS
- 随机信号分析
- FDK（FDK 三维图像重建算法）
- MATLAB App Designer 教程.pdf
- 上海各区县shp数据
- mscomm串口通讯
- Mac NVME硬盘驱动
- Origin 2018 SR1 Crack
- Pointnet++中文翻译
- 数字信号处理大作业（谱估计）（北京理工大学刘泉华老师）.zip
- 汇编语言 实验报告（斐波那契数列 统计学生成绩）
- Application Technologies of Reverse Blocking IGBT.pdf
- arcgis3.x_examples.rar
- 80.0.3987.132_chrome_installer.exe
- 用swing和socket实现的聊天室
- AUTOCAD线条文本对齐工具
- 旅游网站模板
- C#-PDF阅读器-源码
- AjaxControlToolkit.Binary.NET45
- apk反编译工具及其教程
- 可控制的时钟.exe
- dos 鼠标程序mouse.com
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明