基于FPGA的高速流水线浮点乘法器设计与实现
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。
文件下载
评论信息
其他资源
- 礼券提货系统源码.rar
- 一个关于惯性导航解算的程序源代码，本人的研究结果，希望大家互相学习
- 传智播客&黑马程序员PYTHON教程课件汇总
- DevExpress.DLL.rar
- 光伏发电系统的MATLAB仿真
- 用Qt控制开发板led和蜂鸣器
- T440P的bios二进制烧写文件
- Linux Device Drivers 3rd(中文版-很好).pdf
- NEOWAY有方MDM9607平台的N720模块驱动
- 瘦终端系统ThinsysOS-X86
- JS及PHP和Delphi通用DES加密模块
- matlab心电信号滤波R波提取
- enovia相关资料。
- Angular20210302.rar
- 简约灰黑通用PowerPoint模板.ppt
- 【模拟电子技术】知识梳理.pdf
- 美国版抖音
- c++调用摄像头，vs2010编译通过。
- 模拟操作系统中哲学家进餐问题
- 前端bootstrap框架项目一套
- 小团队构建大网站：中小研发团队架构实践(高清完整版)
- 90640驱动代码及用户手册
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明