基于FPGA的高速流水线浮点乘法器设计与实现
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。
文件下载
评论信息
其他资源
- Ubiqua 1.4破解版,zigbee协议抓包工具
- ADT 24.0.2 兼容 java 1.8
- LCD12864驱动程序 （带字库版本ST7920,内含一些画点、线、圆、矩形和三角形函数以及任意尺寸图像显示）
- bladegen学习资料
- MIPS机器码翻译器(修正一)
- eda课程设计基于VHDL的拔河游戏机的设计
- 人工智能 一字棋 实验报告
- cocos2dx 3.0 植物大战僵尸
- div左边点击链接右边显示内容特效
- 部编三年级上册语文快乐读书吧：在那奇妙的王国里.pdf
- 基于LLE和LE的异构场景下的多任务多视图聚类算法。
- 精-活泼小清新多功能PPT模板.pptx
- modules.tf-lambda：基础结构作为代码生成器-从使用Cloudcraft.co创建的可视化图到Terraform-源码
- 13年扬州大学广陵学院电气专业《单片机原理及应用》期末考试试卷（含答案）.pdf
- JavaScript学生项目
- Universalimageloader
- 基于霍尔式传感器技术的数字式车速表的设计
- android列表当中播放视频以及实现全屏(类似网易，头条)
- JDK1.4老版本
- 正态分布模式的贝叶斯分类数据
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明