基于FPGA的高速流水线浮点乘法器设计与实现
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。
文件下载
评论信息
其他资源
- Vector Davinci官方帮助配置使用手册（AutoSAR）.pdf
- 数值分析 学习辅导 习题解析 李红 等
- matlab串口数据实时图形显示
- 基于Java Web的学生信息管理系统的设计与实现(毕业设计论文+源代码+oracle数据库文件)
- 基于c#的实验室设备管理系统
- 超市进销存管理系统（需要数据库）
- Ns3网络仿真软件详细介绍
- qt实现状态指示灯——灯亮度可改变
- 家庭财务管理系统代码C++
- 数字逻辑大作业—电子密码锁
- pos收费机测试用例
- 2020等级测评题集.rar
- 云通俗入门（通俗版的云入门）
- 汉语编程基础教程(汉语程序设计----沈志斌)
- 注册表修改win7视觉效果.reg
- 激励分配-源码
- ISO/IEC 17025：2017 测试和校准实验室能力的一般要求-最新的完整中英文版（81页）
- 2019H1哔哩哔哩运行状况与行业趋势研究报告.pdf
- cefpython：Chromium嵌入式框架（CEF）的Python绑定-源码
- PCB设计-emc_1.PDF
- 基于matlab的发动机特性曲线拟合
- Python3 基础知识思维导图
- swift-通讯录最简单的中英文混合排序封装微信通讯录demo
- 运动目标检测 c++ 图像编程
- libgcc-3.4.6-3.i386.rpm
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明