jetson的mxnet离线安装包,支持arm,1.6,cu102版本；python2及python3

Verilog HDL 语言的一些开发实例，包括一些小的模块的测试模块，对于Verilog入门很有帮助。

这是很好的学习fpga的资料，一定会对你有很好的帮助哦

很好的FPGA的学习的资料，里面包含大量的实例，让每位学习者都能够明白。

【arm嵌入式】实验报告

资源名称：华清远见 “黑色经典”系列之《嵌入式 Linux 系统开发技术详解——基于 ARM 》资源截图： 资源太大，传百度网盘了，链接在附件中，有需要的同学自取。

本文介绍了STM32H7双核调试的内容安排，其中包括了ARM公司推出的新的调试体系架构CoreSight，以及对完整的片上系统（SoC）设计的性能进行调试、监视、优化的功能。同时，本文还介绍了跟踪和调试子系统的CoreSight组件，以及Cortex-M7内核和Cortex-M4内核的CoreSight组件。此外，本文还介绍了STM32H双核支持在IDE中的使用方法，以及IAR对STM32H双核的支持和演示。该文旨在帮助读者更好地了解STM32H7双核调试的相关内容。

本模块主要是ADC采集信号波形进行峰值检测，主要是检测单音信号或者脉冲信号中的所有峰峰值信号（对噪声大信号适用性不是很好），并记录峰值点的位置； 主要是对并行数据排序处理，本例程是处理 2Gsps adc 输入到FPGA中的8路并行数据，data_1~data_8（点顺序是data_1最先出来，依次排序，data_8是一个时钟并行数据最后点）, 同时寄存 比data_1之前一点数据 adc_data_first；寄存data_8之后晚一点数据adc_data_end；这样有助于data_1和data_8这两点边界检测；其中主要思想是抽取连续三点进行比较，检测三个点中中间位置数是否是峰值，如果是就对其保留输出，并记录此峰值位置（16位计数器，采集长度也是16位，这个是不固定可以更改）；温馨提示本例程是连续3点检测，读者也可以进行连续5点检测，检测有效会比3位更好；此例程较为简单，本例程只是参考，提供一种思路，有不足之处多多指教~

要介绍了FIR数字滤波器的结构特点和基本原理，提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。在Mat lab／Simulink环境下，采用DSP Builder模块搭建FIR模型，根据FDATool工具对FIR滤波器进行了设计，然后进行系统级仿真和ModelSim功能仿真，其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型...

内容概要：开发Xilinx FPGA的入门手册，包含Xilinx vitis应用加速的各种内容。包括12个部分：1.vitis入门。2.vitis设计流程。3.vitis开发应用。4.应用的构建和运行。 5.应用仿真。6.性能分析调试。7.vitis命令和工具。8.vitis分析器。9.vitis IDE介绍。10.vitis嵌入式介绍。11.数据中心应用加速。12.Xilinx官方资源介绍等。 阅读建议：官方汉化版，适合Xilinx FPGA开发的入门资料，包括应用开发的全方位入门知识。