北京航空航天大学《航天飞行器结构设计原理》作业参考答案
2021-03-13 09:07:08 2.88MB 天体物理学
H452+2组数3位8段码管3361组成的显示板ALTIUM设计原理图+PCB+封装库文件,2层板设计,大小为51x45mm, 双面布局布线,AD09设计的工程文件,包括完整的原理图和PCB文件,主要器件有数码管3361,CH452等,已测试验证,可以做为你的设计参考。
《数字设计原理与实践(第4版·本科教学版)》结合作者严谨的学术风范与丰富的实践背景,讲述了插件板级和VLSI系统中的数字设计基本原理和实践需求,提供了广泛的逻辑设计实践,给出了大量实际应用,并配有丰富的练习题。全书共分9章,主要内容包括:数字设计介绍,数制和编码,数字电路,组合逻辑设计原理和实践,硬件描述语言(HDL),时序逻辑设计原理和实践,存储器、CPLD和FPGA。
2021-03-12 10:12:42 80.62MB 数字设计 原理 FPGA
1
单片机的八路抢答器的设计,一个很好的学习单片的机会,适合于毕业设计
2021-03-11 18:33:03 1.38MB 八路
1
基于stm32设计的多功能数控电源,为了更好的理解,里面包含了原理图,PCB源文件,程序源代码,还有一些设计心得。
2021-03-09 20:57:09 1.28MB stm32 PCB
1
这是一部详述平面设计技巧和知识的专著。作者从空间、统一、页面结构和版式等方面入手进行分析,为读者提供了丰富的图片资料及有趣的案例比较,体现了作者在这一领域积累的丰富设计经验和对平面设计整体知识结构的把握能力。此外,书中还穿插有版式与字体设计发展的历史信息,尤其是引用了设计及文化史上多位代表人物的话语,富于哲理且妙趣横生——这也恰好契合了作者试图通过版式设计的趣味性、知识性和易读性等达到优良版式设计的主张。
2021-03-09 15:05:50 80.39MB 平面设计 空间 页面结构
1
篮球计分器设计要求: 1、能记录整个赛程的比赛时间,并能修改时间,暂停比赛时间。 2、能随时刷新甲、乙两队在整个赛程中的比分。 3、场中交换比赛场地时,能交换甲、乙两队比分的位置。 4、比赛时间结束时,能发出报警指令。
2021-03-08 10:04:20 6.2MB 篮球计分器 单片机 毕业设计 原理图
1
混凝土结构设计原理--课后习题答案
2021-03-08 09:04:45 1.41MB 混合云
XC5VLX115T-110T XILINX FPGA开发板 PROTEL设计原理图+PCB布局封装文件,RPOTEL版原理图及PCB器件封装,pcb网表已经导出,与原理图一致,并未布局布线(项目中PCB为14层板,PCB版图不于提供) 系统主要硬件包括 1、FPGA芯片一颗为Xilinx高端系列V5中的XC5VLX155T,另两颗为XC5VLX110T 2、电源模块采用TI的电源专用模块PTH08T220,分别给系统提供1.0V,1.8V,2.5V,3.3V,5V电源,各路供电能力达到4A。 3、CPU_FPGA主芯片采用XC5VLX110T,配置芯片采用XCF32PVOG48,MASTER SERAIL 芯片配置模式。FPGA配置采用MASTER SERAIL 芯片配置模式,双配置芯片 ● 提供全速USB接口,PHY采用TSSOP16 ● 提供高速USB接口,PHY采用CY7C68000 ● 提供高速USB接口,PHY采用USB3300 ● 提供10路LED指示灯 ● 提供8位拨码开关 ● 提供随机数芯片WNG6 ● 提供93路IO扩展输入输出接口 ● 外接两个512K X 16 BIT的SRAM芯片 ● 外接SPI FLASH 芯片 ● 外接I2C FLASH 芯片 ● 提供SD CARD 扩展接口 ● 提供CPU调试接口 ● 提供4时钟输入接口 ● 提供4复位输入接口 ● 提供6路拨动开关接口 ● 提供ISO7816接口 硬件已在项目中使用,可以做为你的设计参考。
XC5VLX330-110T XILINX FPGA开发板 PROTEL99SE设计原理图+PCB布局工程文件,Virtex-5中英文版+MEMORY+USB PHY+POWER手册,RPOTEL版原理图及PCB器件封装,pcb网表已经导出,与原理图一致,并未布局布线(项目中PCB为14层板,PCB版图不于提供) 系统主要硬件包括 1、FPGA芯片一颗为Xilinx高端系列V5中的XC5VLX330,另两颗为XC5VLX110T 2、电源模块采用TI的电源专用模块PTH08T220,分别给系统提供1.0V,1.8V,2.5V,3.3V,5V电源,各路供电能力达到4A。 3、CPU_FPGA主芯片采用XC5VLX110T,配置芯片采用XCF32PVOG48,MASTER SERAIL 芯片配置模式。 4、J_FPGAc 为外围扩展接口,提供66路IO的输入输出功能。 5、D2_1---D2_16为16路LED指示灯,用于系统调试的状态指示。 6、TEST_FPGA主芯片采用XC5VLX110T,配置芯片采用XCF32PVOG48,MASTER SERAIL 芯片配置模式。J_FPGAt 为外围扩展接口,提供26路IO的输入输出功能。 8、D1_14---D1_23为10路LED指示灯,用于系统调试的状态指示。 9、串口电平转换芯片采用ADM3202,连接MAIN_FPGA。 10、SW2_1为8位拨码开关,同时拨码状态用8个LED灯来显示,向TEST_FPGA输入逻辑1,LED灯灭;,向TEST_FPGA输入逻辑0,LED灯亮;MAIN_FPGA主芯片采用XC5VLX330,配置芯片采用两片XCF32PVOG48串联,MASTER SERAIL 芯片配置模式。 XC5VLX155T专用管脚的连接 11、采用两片IS61LV51216(512K X 16 BIT) 芯片构成32位的存储电路TSSOP16 为USB 全速PHY接口电路 14、CY7C68000 为USB高速PHY接口电路 15、USB 3300 为USB高速PHY接口电路,支持OTG功能 16、LED,拨码开发,IO扩展接口,SPI FLASH,I2C EEPROM 等 电路