直流电机的verilog hdl 代码，适合初学者参考

Perl_for_Verilog：一些用于Verilog HDL的有用工具

BCOpenMIPS 跟着《自己动手写 CPU》书上写的 OpenMIPS CPU。

夏宇闻Verilog经典教程，带书签，文字版（非扫描版）PDF

cadence verilogA相关资料 kinder或者WPS打开

verilog 2005 IEEE 标准手册

I2C verilog 仿真 实现 仿真功能实现

AIC2021项目1-TPU 标签： aic2021 项目简介 设计一个具有4x4处理元素（PE）的张量处理单元（TPU），该计算元素能够计算(4*K)*(K*4) 8位整数矩阵乘法。 （其中K受输入全局缓冲区的大小限制） 项目约束 您的设计应使用Verilog语言编写。 您的PE不应超过4x4 ，建议使用2x脉动阵列结构。 8位数据长度设计。 全局缓冲区大小总计3KiBytes。 您应该知道，在现实世界中，TPU是公共总线上的深度学习处理器（DLP），数据是由CPU或DRAM连续从DRAM准备的。 在这个项目中，您应该只专注于TPU的设计和数据流，而不是包括CPU，DMA和DRAM在内的完整系统仿真（简单点） :grinning_face_with_smiling_eyes: 除非您需要更多挑战）。 项目目录层次 AIC2021_TPU/ +-- tb/ | +-- matmul.py | +-- top

包括流水线，用一个移位寄存器和一个加法器就能完成乘以 3 的操作。但是乘以 15 时就需要 3 个移位寄存器和 3 个加法器（当然乘以 15 可以用移位相减的方式）。 有时候数字电路在一个周期内并不能够完成多个变量同时相加的操作。所以数字设计中，最保险的加法操作是同一时刻只对 2 个数据进行加法运算，最差设计是同一时刻对 4 个及以上的数据进行加法运算。 如果设计中有同时对 4 个数据进行加法运算的操作设计，那么此部分设计就会有危险，可能导致时序不满足。

本书讲解了SystemVerilog语言的工作原理，介绍了类、随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方面提供了很多引导性的建议。本书借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且，重点演示了如何使用面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的接口技术。 本书可供具有一定Vetilog编程基础的电路工程技术人员使用，也可作为高等院校电子类、自动化类、计算机类的学生参考书。