搜索【计数器】的结果

单片机定时计数器的应用实验报告.pdf

本资源为单片机定时计数器应用的实验报告，对应的博客已经发出，报告中的内容大部分都在博客中有所体现，但是如果有小伙伴需要报告的话也可以下载哦。整理不易，还望多多点赞支持哦~

2021-06-24 17:07:21 531KB 单片机 嵌入式 定时器 计数器

1

AVR单片机ATmega16实验代码

IO口操作定时器/计数器中断 7段数码管 USART串口 7920系列LCD使用等具体实验代码及操作过程

2021-06-24 13:04:40 9.83MB IO口操作 定时器/计数器 中断 7段数码管

1

基于单片机的8位数码管显示频率计数器原理图仿真全

2021-06-24 10:24:12 247KB 频率计数器 单片机 数码管 原理图

1

00-99计数器 Proteus仿真文件

关于课程设计的计数器程序汇编语言开发程序简单易懂

2021-06-24 02:06:55 16KB 51单片机 Proteus仿真

1

动态计数器12018247689.docx

动态计数器

2021-06-23 21:03:37 678KB 电子图

1

计数器杨磊12018247689.docx

是计数器

2021-06-23 21:03:36 602KB 计数器

1

现代电子技术设计数电2用4518设计29或28进制计数器

现代电子技术设计数电2用4518设计29或28进制计数器包括完整的仿真图pcb图等

2021-06-23 15:17:08 2.82MB 现代电子

1

模为十的计数器(verilog HDL)

无reset，无load的简单十位计数器的verilog HDL程序。希望对大家有所帮助

2021-06-23 15:06:39 268B 计数器 verilog HDL 10位计数器

1

2021-06-23 09:04:17 158KB FPGA VHDL D触发器 分频器

FPGA设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。端口设定如下：输入端口：CLK：时钟，RST：复位端，EN：时钟使能端，LOAD：置位控制端， DIN：置位数据端；输出端口：COUT：进位输出端，DOUT：计数输出端。

2021-06-23 09:02:21 2.92MB verilog fpga

1