xilinx新发布的vivado 2018.2设置界面与2017.4有很大区别，文中介绍了与modelsim的联合仿真流程介绍

FPGA 串口多字节发送，ModelSIM仿真

FPGA 串口多字节接收，并对接收数据进行解码，modelsim仿真

一个简单的Modelsim仿真使用脚本

用ISE与Modelsim进行FPGA后仿真（时序仿真）的两种方法

数字混频的Veriloag代码，Quartus工程，含testbench仿真。程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。

基于verilogHDL的PCIE接口设计以及Modelsim仿真,FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物.PCI-Express是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。

ModelSim Win64 2019.2 SE，已测试安装完全可用，请放心下载。ModelSim有几种不同的版本：SE、PE、LE和OEM，其中SE是最高级的版本。 附件为ModelSim-Win64-2019.2-SE下载地址说明及安装补丁。安装补丁就在附件的压缩包内，由于安装包大小超过上传资源限制，附件中有详细下载链接。 Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。

FPGA的VHDL实现 利用d 触发器和反相器时钟频率分频器，并用Modelsim仿真

FPGA的VHDL实现 利用d 触发器和计数器的时钟频率分频器，并用Modelsim仿真