这是旨在复兴Alchemy2项目的尝试。
Alchemy 2.0包含原始Alchemy系统中的以下算法：
判别权重学习（投票感知器，共轭梯度和牛顿法）
生殖体重学习
结构学习
命题MAP / MPE推断（包括内存有效）
命题和惰性概率推理算法：MC-SAT，Gibbs采样和模拟回火
提升信念传播
支持本机和链接功能
块推论和学习具有互斥和穷举值的变量
EM（用于在学习过程中处理未知真值的地面原子）
不可分割公式的说明（即，不应分解为单独子句的公式）
支持连续的功能和领域
在线推论
决策理论
Alchemy 2.0的关键新功能是提升了推理算法（精确的和基于采样的）。 具体来说，它包括以下推理算法：
概率定理证明（提升加权模型计数）
重要性重要性提升
提升吉布斯采样
通过使用Alchemy，您同意接受license.txt中的许可协议
src /包含源代码和一个makefi
2023-12-12 19:42:48
1.92MB
1
XILINX SPARTAN6 FPGA 双通道的12bit ADC ad9226输入测试程序VERILOG逻辑例程源码 ISE14.7工程文件
module ad9226_test(
input clk50m,
input reset_n,
input rx, //uart rx
output tx, //uart tx
input [11:0] ad1_in,
output ad1_clk,
input [11:0] ad2_in,
output ad2_clk
);
parameter SCOPE_DIV =50; //定义chipscoe的分频系数,
assign ad1_clk=clk50m;
assign ad2_clk=clk50m;
wire [11:0] ad_ch1;
wire [11:0] ad_ch2;
wire [7:0] ch1_sig;
w
2023-12-07 20:36:32
2.31MB
1．时钟输入采用实验箱的1Hz信号（在电源开关下面），分别测试两片74x161的逻辑功能。由于数码管不能显示A-F，所以用LED灯显示计数器的输出状态。
2．将两片74x161进行级联，实现模256计数器，用LED灯显示计数器的输出状态。
3．用两片74x161分别实现模6和模10计数器，用数码管显示计数器的输出状态。再将两片74x161进行级联，实现模60计数器，用数码管显示计数器的输出状态。
4.拓展题：任选一个设计下列十进制计数器：模24、模28、模29、模30、模31、模100。
2023-11-23 15:24:17
1.5MB
1
1．3-8译码器的设计和实现。
2．4位并行进位加法器的设计和实现。
3．两输入4位多路选择器的设计和实现。
4．拓展：3输入多数表决器设计和实现。
实验要求如下：
1．采用Verilog语言设计，使用门级方式进行描述。
2．编写仿真测试代码。
3．编写约束文件，使输入、输出信号与开发板的引脚对应。
4．下载到FPGA开发板，拨动输入开关，观察Led灯的显示是否符合真值表。
2023-11-23 15:23:33
1.85MB
1
1．逻辑输入采用实验箱的K1-K11，逻辑输出接L1-L10。测试实验箱上的HD74LS04P（非门）、SN74LS32N（或门）、SN74LS00N（与非门）、SN74HC86N（异或门）、SN74HC153（数据选择器、多路复用器）的逻辑功能。
2．采用小规模逻辑器件设计一位数据比较器：设一位数据比较器的输入为A、B，比较A>B，A=B，A
2023-11-23 15:15:10
1.84MB
1
(正负相对,余全完)
消冗余项
（长中含短，留下短）
（最简与或式）
(正负相对,余全完)
添冗余项：
添冗余项：
合并项：
A
2023-11-18 22:00:57
2.81MB
1
12bit sar adc电路，可直接仿真，逻辑模块也是实际电路，可利用cadence或者matlab进行频谱分析
2023-10-24 20:22:22
1.13MB
1