JEDEC DDR4 SDRAM IC Standard
2021-07-20 16:19:17 3.75MB JEDEC DDR4 SDRAM
1
**重要提醒: 解读已更新到v3, 最后更新时间2021-7-18 194945** 此文档对于JESD标准DDR3做中文解读,轻松理解DDR3标准。 为何有此文档? > 笔者曾经在dram领域摸爬滚打数年,深深感受到spec标准文档的理解直接影响到dram知识技术的认知和层次,理解spec文档将极大提高dram水平。数年经验化成一篇解读,不要让时间浪费在不断地寻找spec标准含义的过程中,而是站在经验者之上更上一层楼! 祝每个看过此文档的人都可以为"被某国打压的dram技术"增加技术储备! 解读示例: 1 CK_t和CK_c代表什么? > CK_t: CK True, 代表差分信号的正极性clock, 也就是"真"clock/主clock; CK_c: CK Complement, 代表差分clock的负极clock. 2 CKE和CK的区别: > CKE是指dram clock时钟 enable与否,注意它和上面的CK有本质区别,CKE可以 理解为是颗粒侧的时钟,但CK是controller和dram交互的时钟。 CK如果没有了,CKE没有意义。但CK如果有,CKE可有可无。 CKE拉低,颗粒进入power down模式,可以节省功耗。 3 ZQ为什么一般是240欧姆呢? > 因为一般dram都是通过并联电阻实现设置为指定的电阻值,一般工业级的电阻值 是34, 40, 60, 80, 120欧姆,取最小公倍数,即240欧姆! ......还有更多... ** 本文档不仅仅是DDR3 spec标准文档,而是spec的注释解读 ** ** 翻译成中文? 当然不是翻译, 翻译放到网站上随便都可以翻译出来,此文是带着理解的解读! 深挖spec内部的原理,让您事半功倍!不要被spec卡住您的前途! ** 因为解读是注释,即文中黄色或绿色下划线的注解,试读看不到,正在想方法如何显示给大家看。 ** 行业标准: 作者有数年spec经验. ** 专业: 数年dram问题debug,spec解读专业到位。 ** 咨询: 承诺文档解读有疑问,可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意,可线下联系作者申请退款,作者就有这样的自信敢承诺! ** 更新: 不定期进行文档更新,保证每读一遍都有不一样的感受。 ** 再次提醒: 试读看到的是标准DDR3 spec, 批注注释才是本文档的价值所在!! 千万不要以为仅仅是DDR3 spec!!
2021-07-19 09:00:32 5.28MB DRAM DDR3 DDR4 LPDDR3
**重要提醒: 解读已更新到v2.2, 最后更新时间2021-7-17 165220** 此文档对于JESD标准第一代DDR做中文解读,轻松理解DDR标准。 为何有此文档? > 笔者曾经在dram领域摸爬滚打数年,深深感受到spec标准文档的理解直接影响到dram知识技术的认知和层次,理解spec文档将极大提高dram水平。数年经验化成一篇解读,不要让时间浪费在不断地寻找spec标准含义的过程中,而是站在经验者之上更上一层楼! 祝每个看过此文档的人都可以为"被某国打压的dram技术"增加技术储备! 解读示例: 1 CK_t和CK_c代表什么? > CK_t: CK True, 代表差分信号的正极性clock, 也就是"真"clock/主clock; CK_c: CK Complement, 代表差分clock的负极clock. 2 CKE和CK的区别: > CKE是指dram clock时钟 enable与否,注意它和上面的CK有本质区别,CKE可以 理解为是颗粒侧的时钟,但CK是controller和dram交互的时钟。 CK如果没有了,CKE没有意义。但CK如果有,CKE可有可无。 CKE拉低,颗粒进入power down模式,可以节省功耗。 3 ZQ为什么一般是240欧姆呢? > 因为一般dram都是通过并联电阻实现设置为指定的电阻值,一般工业级的电阻值 是34, 40, 60, 80, 120欧姆,取最小公倍数,即240欧姆! ......还有更多... ** 本文档不仅仅是DDR spec标准文档,而是spec的注释解读 ** ** 翻译成中文? 当然不是翻译, 翻译放到网站上随便都可以翻译出来,此文是带着理解的解读! 深挖spec内部的原理,让您事半功倍!不要被spec卡住您的前途! ** 因为解读是注释,即文中黄色或绿色下划线的注解,试读看不到,正在想方法如何显示给大家看。 ** 行业标准: 作者有数年spec经验. ** 专业: 数年dram问题debug,spec解读专业到位。 ** 咨询: 承诺文档解读有疑问,可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意,可线下联系作者申请退款,作者就有这样的自信敢承诺! ** 更新: 不定期进行文档更新,保证每读一遍都有不一样的感受。 ** 再次提醒: 试读看到的是标准DDR spec, 批注注释才是本文档的价值所在!! 千万不要以为仅仅是DDR spec!!
2021-07-17 17:00:46 1.14MB DRAM DDR 解读 DDR3
DDR4标准,库里下载积分太高啦,不便于大家共享资源,重新传一份,可惜我没有4B,哈哈
2021-07-12 18:27:46 3.74MB DDR4
1
本标准文件定义了DDR5 SDRAM规范,包括特性、功能、AC和DC特性、封装和球/信号分配。本标准的目的是为符合JEDEC标准的8Gb至32Gb的x4、x8和x16 DDR5 SDRAM器件定义最低要求集。该标准是基于DDR4标准(JESD79-4)和DDR、DDR2、DDR3和LPDDR4标准(JESD79JESD79-2、JESD79-3和JESD209-4)的某些方面制定的。项目1848.99G.
2021-07-10 09:06:55 9.21MB JEDEC JESD79-5 DDR5 标准
DDR3相关的一些协议,以供学习
2021-07-09 17:01:01 5.09MB DDR3
1
This document defines the DDR5 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this Standard is to define the minimum set of requirements for JEDEC compliant 8Gb through 32Gb for x4, x8, and x16 DDR5 SDRAM devices. This standard was created based on the DDR4 standards (JESD79-4) and some aspects of the DDR, DDR2, DDR3 & LPDDR4 standards (JESD79, JESD79-2, JESD79-3 & JESD209-4).
2021-07-08 11:09:20 4.33MB DDR5 JESD79-5 SDRAM 标准
1
JESD79全系列标准, 从DDR1到DDR4,截止到2020年最新标准。
2021-06-01 18:00:44 14.95MB 标准文档
1
完整英文电子版JEDEC JESD79-3-1A.01 Addendum No. 1 to JESD79‐3‐1.35V DDR3L‐800, DDR3L‐1066,DDR3L‐1333, DDR3L‐1600。本标准的目的是定义取代JESD79-3中定义的DDR3规范的DDR3L规范。 在JESD79-3中使用DDR3-800,DDR3-1066,DDR3-1333,DDR3-1600和DDR3-1866标题将被解释为DDR3L-800,DDR3L-1066,DDR3L-1333,DDR3L-1600和 当应用于DDR3L定义时,分别为DDR3L-1866; 除非另有特别说明。
2021-05-27 11:03:04 294KB JEDEC JESD79-3-1A.01 DDR3L 附录
JEDEC STANDARD DDR3 SDRAM Standard JESD79-3F (Revision of JESD79-3E, July 2010) JULY 2012 JEDEC SOLID STATE TECHNOLOGY ASSOCIATION
2021-05-21 10:53:28 4.5MB JEDEC JESD DDR3
1