工程

AXI4-Stream 协议

统介绍了基于Xilinx公司软核处理器MicroBlaze的可编程片上系统（SOC）设计的原理及典型应用。全书共分11章，内容包括可编程片上系统设计导论、AMBAAXl4协议、MicroBlaze软核处理器结构、MicroBlazi～软核处理器接口、可编程片上系统开发平台结构、可编程片上系统描述规范、基于AXl4的可编程片上系统设计流程、Xilinx操作系统及库、基于AXl4的Xilkernel实现、基于AXl4的1wlP实现和基于AXl4的多核处理器系统实现等内容。本书所有资料来自Xilinx公司的技术手册、相关文献和典型应用案例，充分反映了Xilinx公司可编程片上系统的最新技术和应用成果，非常有利于读者尽快掌握这一最新技术。《Xilinx大学合作计划指定教材：基于AXI4的可编程SOC系统设计》将可编程片上系统的基本原理和典型应用相结合，易于读者理解与自学。本书适合作为计算机与电子信息类专业高年级本科生和研究生的教材及学习参考用书，也可作为从事可编程片上系统设计的工程技术人员的参考用书。

Vivado 实现逆序ip核。实验先在vivado hls中制作ip核，然后导入到vivado实现，最后在sdk中进行编程。

ZYNQ PS DDR应用FDMA (AXI4总线方案

本工程通过Xilinx官方的XDMA核实现上位机和PCIE的通信，通过AXI4协议实现PCIE数据和ARM核的通信。工程内使用了XDMA核（官方）、AXI4Slave核（自编）、DMA核和ARM核，实现数据的通信。

02_Artix FPGA DDR控制器MIG使用(AXI4)(MA703FA-35T)20190401.pdf 02_Artix FPGA DDR控制器MIG使用(AXI4)(MA703FA-35T)20190401.pdf

AXi4 参考代码

希望能帮助到正在学习基于总线AXI DMA的同志们，看了之后，能给我一点建议！

原创的vivado环境IP核，在AXI4 stream接口中输出彩条视频信号的IP核，可设置分辨率，用于测试开发。