BT.656 PAL 制式彩条生成模块(verilog),参考《BT.656 NTSC 制式彩条生成模块(verilog)》和《基于 FPGA 的 ADV7391视频回放平台的设计与实现》而成，它不存在第一篇文章所说的“注意：实际的工程中彩条每一行像素点的排列并不是这样的，而是(SAV Code ->Active video->EAV Code->Blanking video)”，其实 eav-blank - sav - avideo也是可以的。
2021-08-08 09:00:43
6KB
1
AXI4英文协议，AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream
AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输应用。
2021-07-23 14:36:49
1.65MB
1
AXI 4 版本介绍 内有AXI 4, AXI-Lite,ACE扥等协议
i. AMBA AXI协议主要用于高性能，高频率系统设计，并且有很多特性支持AXI可以应用于高速的互连架构
最新AMBA 接口（指AXI 3）主要目标：
2021-07-13 23:51:10
1.5MB
1
本工程为VIVADO 2017.04版本，先自定义AXI_LITE slave IP，顶层文件调用该IP，通过状态机对该从器件进行读写操作，并编写testbench，观察仿真波形，读写数据一致。
2021-07-10 15:12:45
4.15MB
1
此核实现了AXI4协议数据转换为AXI-stream协议数据，完成了数据格式转换，便于后端开发。通过修改实现了数据的完美读写。
2021-07-09 17:38:43
25KB
1
xilinx AXI4-Stream-interconnect 仿真testbench文件，包含 AXI4-Stream traffic generator文件，自定义随机帧长，随机报文等，仅供学习参考。
2021-07-05 09:47:21
6KB
1
AXI总线系列博客专属源码和验证工程，博客地址如下：
https://blog.csdn.net/qq_33486907/article/details/88289714
2021-06-26 19:02:23
37.73MB
包含axi_network,Digilent_Atlys,embedded,xilkernel_axi和multi_core_axi5个子文件夹。
2021-06-22 10:00:38
45.17MB
1