本成勋可以实现16位加法器 并且实现了层次化设计，有利于初学者学习fgpga，代码可靠易懂，是一个很好的参考程序

14位SQRT进行选择加法器 使用Verilog轻松实现14位平方根进位选择加法器。

北京大学 数字电路课程设计（加法器、计数器、表决器）

西电数电实验 1、数字逻辑电路实验板 1块 2、74HC(LS)00（四二输入与非门） 1片 3、74HC(LS)86（四二输入异或门） 1片 4、74HC(LS)153（双四选一数据选择器） 1片 5、74HC(LS)283（4位二进制全加器） 1片

数字电子技术：Lecture8 数据选择器与加法器.pdf

主要是用C++语言写的QT编程代码。主要功能是一个加法器

十进制加法器可由BCD码(二－十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。　　n位BCD码行波式进位加法器的一般结构如图2.3(a)所示,它由n级组成,每一级将一对4位的BCD数字相加,并通过一位进位线与其相邻级连接。而每一位十进制数字的BCD加法器单元的逻辑结构示于图2.3(b)。图2.3　十进制加法器　　在十进制运算时,当相加二数之和大于9时,便产生进位。可是用BCD码完成十进制数运算时,当和数大于9时,必须对和数进行加6修正。这是因为,采用BCD码后,在二数相加的和数小于等于9时,十进制运算的结果是正确

Word文档 自己编写的 完全按照研究生的论文格式 可是费了我好长时间 也是我们暑期实习的任务

1.7 配置定时执行任务功能 1.7.1 定时执行任务功能简介 通过配置定时执行任务功能可以让设备在指定时刻或延迟指定时间后，自动执行指定命令，使设备 能够在无人值守的情况下完成某些配置。该功能不但增强了设备的自动控制和管理能力，提高了易 用性，而且可以起到有效节能的作用。 1.7.2 配置定时执行任务 定时执行任务有两种类型：一次性执行方式和循环执行方式。两种方式都支持在同一任务中执行多 条命令。一次性执行的配置任务不能保存到配置文件，设备重启后该任务将取消。循环执行的配置 任务能保存到配置文件，等下次时间到达，任务将自动执行。 设置的时间点到达时，系统将在后台执行指定命令，不显示任何输出信息（log、trap、debug 等系 统信息除外）。当需要用户交互确认时，系统将自动输入“Y”或“Yes”；当需要用户交互输入字符 信息时，系统将自动输入缺省字符串，没有缺省字符串的将自动输入空字符串。 配置时需要注意的是： • 通过 command 指定的命令行必须是设备上可成功执行的命令行，不能包括 telnet、ftp、 ssh2 和 monitor process。由用户保证配置的正确性，否则，命令行不能自动被执行。 • 设备重启后，系统时间会恢复到出厂配置。请重新配置系统时间，或者配置 NTP 功能，保证 设备能够获得准确的时间，以便配置的定时执行任务能够在期望的时间点执行。NTP 的配置 请参见“网络管理和监控配置指导”中的“NTP”。 表1-8 配置定时执行任务（一次性执行） 操作 命令 说明 进入系统视图 system-view - 创建Job scheduler job job-name 缺省情况下，没有创建Job 为Job分配命令 command id command 缺省情况下，没有为Job分配命令 多次执行该命令可以为Job分配多条命令，命令的 执行顺序由id参数的大小决定，数值小的先执行 创建Schedule scheduler schedule schedule-name 缺省情况下，没有创建Schedule

4位超前进位加法器的数据流建模+层次建模，有测试文件，定义两个辅助函数：进位生成函数，进位传递函数。通常把实现上述逻辑的电路称为进位生成/传递部件 。CLA加法器由“进位生成/传递部件”、“CLA部件”和“求和部件”构成 。