用7段共阳数码管显示任意一个4位数的verilog程序，如果你的数码管是共阴极，你知道怎么改。另外，把要显示的数N改成输入，就可以加到其他模块里面去被调用了。

这是DE2-70开发板上的7个典型程序实例，主要基于verilog 语言编写

fpga操作tlv5616 DA样的verilog程序

pc2ad_0329_tested.rar

FPGA 实现 DDS 正弦波、方波、三角波发生器 Verilog 程序（已验证）Quartus工程文件。 鉴于上次传的只有Verilog代码，怕对于像半年前的我一样的初学者仍然会遇到很大困难，现特把本人课程设计的整个Quartus工程文件一并上传，希望有用。用时只需用Quartus打开工程文件即可编译运行，频率可达16M没问题 FPGA DDS 信号发生器 Quartus工程文件 Verilog

关于ps2的verilog程序，给大家使用

37个verilog基本程序，包括数码管、流水灯、译码器、时钟等等

这人本人一个项目中的源程序，采用AD7606不间断8路不间断采集外部电压，送到FPGA之后，再由FPGA经过Cypress芯片与PC机通信。 FPGA+AD7606并行8通道采集源Verilog程序，FPGA+AD7606并行8通道采集源Verilog程序，FPGA+AD7606并行8通道采集源Verilog程序，FPGA+AD7606并行8通道采集源Verilog程序，FPGA+AD7606并行8通道采集源Verilog程序，FPGA+AD7606并行8通道采集源Verilog程序

sha1算法的verilog程序。请需要的同学下载。

最完整的altera实现DDS正弦波、方波、三角波发生器Verilog程序用QuartusII工程，本资源是全网最全面的，分为代码和文本二部分。并在友晶科技板子上验证过。