搜索【分频器】的结果

verilog实现任意的整数分频器

此代码是使用verilog实现任意的整数分频，通过更改参数即可实现，包括testbench验证代码功能

2021-11-25 10:56:31 7.37MB 分频器 verilog fpga

1

基于VHDL的占空比50%的奇数分频器

基于VHDL语言的占空比50%的奇数分频器的实现方法，源代码及原理说明。

2021-11-23 00:35:49 185KB vhdl 奇数分频器

1

任意整数占空比50%分频器vhdl

学习期间写的，参考了书上的例程该代码实现了1~255整数分频，不管偶数奇数都可实现50%占空比

2021-11-15 21:42:14 282KB 分频器 任意整数 占空比50%

1

VHDL任意分频器

VHDL编写的任意分频器，通过修改参数即可实现任意的分频占空比为50%，读者可以调整代码修改所需的占空比。

2021-11-10 15:12:32 1KB VHDL 分频

1

2021-11-04 11:01:07 49KB Verilog

1

用集成计数器74LS161构成可编程分频器.doc

硬件设计的电路，是用集成计数器74LS161构成可编程分频器

2021-11-01 20:12:16 325KB 用集成计数器74LS161可编程分频器

1

多模分频器资料.rar

本资源包含小数分频锁相环中用到的多模分频器。先看博客讲解多模分频原理及电路结构，在考虑下载 https://blog.csdn.net/qq_38496973/article/details/107874927

2021-10-29 16:28:24 15.78MB 多模分频器 小数分频器

1

音响的分频器有什么样的作用.docx

2021-10-26 15:01:45 515KB 技术方案

verilog_N分频器（N可自行选择）

verilog_N分频器（N可自行选择），已经通过testbench测试。

2021-10-14 16:53:35 976B verilog

1

VHDL分频器

使用VHDL编写的分频器。主频率为50MHZ，进行分频后得到1HZ的时钟。

2021-09-30 20:56:24 521B VHDL 分频 fpga 1HZ

1