搜索【乘法器；】的结果

直接补码阵列乘法器-运算方法与运算器

直接补码阵列乘法器利用混合型的全加器构成的；设两个5位的二进制补码A、B，可表示为： A＝(a4)a3a2a1a0 ； B＝(b4)a3a2a1a0 符号位a4和b4是带负权的，加括号标注； A*B过程中所包含的操作步骤如下面矩阵所示：

2022-06-19 16:37:59 5.59MB 运算器

1

八位乘法器

八位乘法器，用verilog编写的，很详细，其原理和代码都有，很好的学习文档

2022-06-14 21:02:38 64KB 乘法器

1

串行乘法器verilog HDL设计代码

移位相加法乘法器设计原理是从被乘数的最低位开始判断，若为1，则乘数左移i（i=0,1...(WIDTH-1)）位后，与上一次和相加；若为0，则乘数左移i位后，以0相加，直至被乘数的最高位。

2022-06-11 10:43:47 2KB 串行乘法器

1

通信电子线路实验：实验六模拟乘法器.ppt

2022-06-10 09:06:03 3.21MB 通信电子线路

EDA程序实现8位乘法器

EDA入门实例，文档中将所有程序贴在上面，还附有仿真图

2022-06-07 23:29:43 116KB 8位乘法器 EDA

1

复数乘法器设计（VHDL）

详细介绍了VHDL语言的复数乘法器的过程，适合FPGA初学者

2022-06-01 10:54:20 3KB VHDL ，复数乘法器

1

8bit按位乘法器

8bit按位乘法器，与非门电路“手工”搭的，适合初学者

2022-05-28 00:48:08 583KB 乘法器

1

乘法器除法器实现

乘法器除法器的相关知识总结，供计算机组成复习用

2022-05-25 15:40:05 1.25MB 乘法器

1

16位乘法器

verilog的16位乘法器，面向初学者。

2022-05-24 19:25:26 623B HDL

1

16x16乘法器设计及仿真程序

在不调用ISE乘法器ip核，需自行编辑乘法器，该乘法器根据组合逻辑思想编辑的。

2022-05-23 21:37:43 36KB 16x16乘法器设计 仿真 FPGA VHDL

1