Michael D. Ciletti的这本书时高级进阶教程，掌握高级设计方法必备
2019-12-21 18:55:41
135.37MB
1
quartus ii verilog hdl 正弦信号发生器 附生成mif文件的cpp源码
2019-12-21 18:55:31
1.1MB
1
用VERILOG HDL语言设计频率为1HZ的交通灯，分为主干道、辅干道，分别有红、绿、黄、左转灯、黄灯循环显示，各灯显示时间不同。
2019-12-21 18:54:54
3KB
1
计数器实现的模制为24，clr为异步清零信号，当时钟上升沿到来或clr下降沿到来，
clr = 0时，计数器清零为0000_0000。该计数器的计数过程为，当输出信号的低4位（即 dout[3:0]）从0000计数到1001后（即十进制的0 ~ 9），高4位（即dout[3:4]）计数加1，当计数计到23时（即0010_0011），计数器又清零为0000_0000，然后重新开始计数。
2019-12-21 18:54:19
133KB
1
Verilog HDL实现了使用WM8731对音频进行采样，并且使用ALTERA FPGA实现了频谱计算（FFT），在VGA上显示频谱
2019-12-21 18:52:53
38KB
1
本书 的定位 是作为 EDA 技术、 FPGA 开发或 数字设 计方面 的教材 。在 编写的 过程中 ，遵
循 的是重 视基础 、面向 应用的 原则， 力图在 有限的 篇幅内 ，将 EDA 技术与 FPGA 设计 相关的
知识简 明扼要 、深 入浅 出地进 行阐述 ，并融 入作者 在教学 、科 研中 的实践 经验。
2019-12-21 18:52:31
102.28MB
1
精通Verilog HDL：IC设计核心技术实例详解-高清PDF版（扫描版），FPGA推荐教程。
2019-12-21 18:50:42
55.36MB
1
个人推荐的一般书，适合初学者，工程实用性很强，第三章着重介绍了RTL级建模的基本要素，这些东西在工程中最常用，对于初学者入门又不够成任何负担，容易上手。基本上你花上一点时间就可以编写RTL级代码。
2019-12-21 18:50:27
4.99MB
1
数字系统设计与VERILOG HDL（第5版） ,2014.07 ,王金明编著 ,P400
2019-12-21 18:49:31
99.69MB
1