xilinx平台下的DDR3设计教程，可以举一反三。分三篇，这是第一篇

Virtex:registered:-6 FPGA ML605 评估套件为那些需要高性能、串行连接功能和高级存储器接口的系统设计提供了开发环境。ML605 得到了预验证的参考设计和行业标准 FPGA 夹层连接器（FMC）的支持，能够利用子卡实现升级和定制。集成式工具有助于简化符合复杂设计要求的解决方案的创建。 配置 板上配置电路（USB 到 JTAG） 16MB Platform Flash XL 32MB 并行（BPI）Flash 带有 2GB Compact FLASH（CF）卡的 System ACE CF 通信与网络 10/100/1000 三速以太网（GMII、RGMII、SGMII、MII） SFP 收发器连接器 带有4个 SMA 连接器的 GTX 端口（TX、RX） USB 到 UART 桥 USB 主端口和 USB 外设端口 PCI Express x8 边缘连接器（利用 Virtex-6 LX240T-1 芯片，卡支持高达 x4 Gen2） 存储器 DDR3 SO-DIMM（512 MB） BPI 线性 Flash（32 MB）（还可用于配置） IIC EEPROM（8 Kb） 时钟技术 200 MHz 振荡器（差分） 66 MHz 插座振荡器（单端） 用于外部时钟（差分）的 SMA 连接器 带有2个 SMA 连接器的 GTX 参考时钟端口 输入/输出和扩展端口 16x2 LCD 字符显示器 DVI 输出 系统监视器 用户按钮（5）、DIP 开关（13）、LED（13） 带有2个 SMA 连接器的用户 GPIO 2个 FMC 扩展端口 高引脚数（HPC） 8个 GTX 收发器 160个 SelectIO 低引脚数（LPC） 1个 GTX 收发器 68个 SelectIO 功耗 12V 插墙式适配器或 ATX 2.5V、1.5V、1.2V 和 1.0V 电源的电压和电流测量功能

Zedboard 官方历程文档，学习FPGA的入门资源。 ZedBoard是基于Xilinx Zynq™-7000扩展式处理平台（EPP）的低成本开发板。此板可以运行基于Linux，Android，Windows®或其他OS/ RTOS的设计。此外，可扩展接口使得用户可以方便访问处理系统和可编程逻辑。 Zynq-7000 EPP将ARM®处理系统和与Xilinx 7系列可编程逻辑完美地结合在一起，可以创建独特而强大的设计。

xilinx zynq axi总线资料，包括axi总线的官方手册，axi总线的使用说明

《XILINX数字系统现场集成技术》系统介绍了FPGA（用户现场可编程门阵列）集成电路的发明者——美国Xilinx公司的FPGA、CPLD器件产品的结构原理、功能特征及应用设计技术。《XILINX数字系统现场集成技术》第1章，提出了现代数字系统单片化实现以工艺集成和现场集成来分类的新概念，阐述了数字系统现场集成技术的重要性；第2、3章介绍了Xilinx的主流FPGA、CPLD器件的结构原理、功能特征、开发工具及设计流程；第4章介绍了现代数字系统设计的主流方式——VHDL设计技术，系统归纳了VHDL硬件描述语言结构、语法规则及电路设计方法；第5、6章针对数字系统现场集成设计中的技术特征，介绍了有关的电路设计技巧、器件选择原则及系统性能改进方法，并给出了若干典型的应用设计实例。 　　《XILINX数字系统现场集成技术》内容丰富，技术新颖，实用性强。对于通信技术、计算机应用、航空航天仪器仪表、自动化应用领域从事数字系统设计及单片化集成的设计工程师、科研人员、大专院校相关专业的研究生、高年级本科生，都是一本具有指导和实用价值的技术参考书。 　　《XILINX数字系统现场集成技术》可作为高等院校信息工程类等相关专业的高年级本科生及研究生的《数字系统设计技术》课程教材，也可作为工程师继续教育的培训用书。

2020 XILINX Vivado ISE IP License最全最可靠License获取方式。LDPCCPRITurboPolarJESD204B/CHDMI1.4/2.0MIPI CSI-2MIPI DSIAXI CANAXI USB2.0SD Card HostReed-Solomon Decoder/Encoder10G Enthernet MAC25G Enthernet MAC40G Enthernet MAC50G Enthernet MAC100G Enthernet MACRS Encoder/DecoderDisplay Port/ DPVideo Test Pattern GeneratorRapidIOtri mode ethernet mac

目前xilinx官方并没有提供ultra96v2 2019.1版本的bsp，本bsp从https://github.com/Avnet/Ultra96-PYNQ提供的bsp修改而来，创建工程后直接编译即可，包含了PYNQ框架所需的全部驱动，尽量与官方的Ultra96 PYNQv2.5 rootfs配合使用。

Xilinx FPGA 最小系统原理图,不错的设计资料 资料 Xilinx FPGA 最小系统原理图.pdf

XILINX的K7原理图，k325的FPGA板cadence原理图文件，需要的可以下载

Vitis 统一软件平台可实现在 Xilinx 异构平台（包括 FPGA、SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。它可为边缘、云和混合计算应用加速提供统一编程模型。 利用与高层次框架的集成，通过加速库采用 C、C++ 或 Python 进行开发，或者使用基于 RTL 的加速器和低层次运行时 API 对实现方案进行粒度更精确的控制 — 选择您需要的抽象层次。