用于ML605开发板的用户手册，方便更快的开发

对于塞琳思开发板ML605 的约束文件进行详细的介绍，对于各种管脚进行了详细的解释

Xilinx Virtex6 ML605开发板原理图PCB 推荐！！原理图： ml605_schematics.pdf 48页 PCB（Allegro格式）： ML605_brd_091909.brd 16层板 希望对大家有帮助！！ 开发 virtex6_ml605.part1.rar 3.91 MB, 下载次数: 2933 , 下载积分: 资产 -2 信元, 下载支出 2 信元 virtex6_ml605.part2.rar 1.87 MB, 下载次数: 1389 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Xilinx ML605(Virtex6 lx240t)用户手册，详细介绍了ML605开发板的各项硬件指标。

官方原理图，使用XC6V240T,包括千兆网，DVI,DDR3等

Virtex:registered:-6 FPGA ML605 评估套件为那些需要高性能、串行连接功能和高级存储器接口的系统设计提供了开发环境。ML605 得到了预验证的参考设计和行业标准 FPGA 夹层连接器（FMC）的支持，能够利用子卡实现升级和定制。集成式工具有助于简化符合复杂设计要求的解决方案的创建。 配置 板上配置电路（USB 到 JTAG） 16MB Platform Flash XL 32MB 并行（BPI）Flash 带有 2GB Compact FLASH（CF）卡的 System ACE CF 通信与网络 10/100/1000 三速以太网（GMII、RGMII、SGMII、MII） SFP 收发器连接器 带有4个 SMA 连接器的 GTX 端口（TX、RX） USB 到 UART 桥 USB 主端口和 USB 外设端口 PCI Express x8 边缘连接器（利用 Virtex-6 LX240T-1 芯片，卡支持高达 x4 Gen2） 存储器 DDR3 SO-DIMM（512 MB） BPI 线性 Flash（32 MB）（还可用于配置） IIC EEPROM（8 Kb） 时钟技术 200 MHz 振荡器（差分） 66 MHz 插座振荡器（单端） 用于外部时钟（差分）的 SMA 连接器 带有2个 SMA 连接器的 GTX 参考时钟端口 输入/输出和扩展端口 16x2 LCD 字符显示器 DVI 输出 系统监视器 用户按钮（5）、DIP 开关（13）、LED（13） 带有2个 SMA 连接器的用户 GPIO 2个 FMC 扩展端口 高引脚数（HPC） 8个 GTX 收发器 160个 SelectIO 低引脚数（LPC） 1个 GTX 收发器 68个 SelectIO 功耗 12V 插墙式适配器或 ATX 2.5V、1.5V、1.2V 和 1.0V 电源的电压和电流测量功能

用Verilog HDL编写的LED闪烁的程序，很简单

使用Verilog HDL编写的串口通信的程序，在ML605上运行